salut
je cherche la reponse a ma question meme s'il est classique.
j ai besoin de faire un retard dans mon process ( VHDL), car la reception des données se fait a chaque cycle mais mon traitement dure 3 cycle.
merci de répondre s'il y a quelqun qui peut m aider