Bonjours,
C’est mon premier poste sur ce forum,
BUT :
Écrivez l'entité et l'architecture d'un compteur 4 bits modulo taille, taille étant un vecteur d'entrée du compteur. Ce compteur doit posséder une entrée de validation valide à l’état bas, ainsi qu’une entrée de remise a zéro synchrone validé à l’état bas.

Schéma :
-----------------------
CLK  |> | COMPTAGE
ENABLE | |
RAZ | |
| |
N| |
------------------------

Ce que j ai fait :

entity compteur is
generic ( taille : integer := 15 );
port ( clk : in bit ;
enable : in bit ;
raz : in bit;
N : in bit_vector (3 downto 0) ;
comptage : out integer range 0 to taille );
end compteur ;

architecture comportementale of compteur is
signal interm : integer range 0 to 15 ;
begin

process ( clk )
begin
if ( clk'event and clk='1')
then
if ( enable ='0' and interm =taille and raz = '1' )
then interm <= 0 ;
elsif ( enable = '0'and raz = '1' )
then interm <= interm +1 ;
elsif ( raz = '0')
then interm <= 0 ;
end if ;
end if ;
end process ;

comptage <= interm ;
end comportementale ;
PROBLEME :
On faite j arrive pas a mettre en place l entrée N
Merci de bien vouloir m aider SVP.