Z80SIO de Zilog

[MPS_Christophe]

Bonjour,

je recherche des informations sur la gestion des interruptions et la gestion des vecteurs sur le composant SIO de Zilog.

1 seul vecteur pour le canal A et B ?
si oui,comment savoir quel canal a genere l'interruption.
Que trouve ton dans le registre RR2 si on active 'Status Affects Vector' (D2) du registre WR1.

Merci d'avance.

[Jack]

salut,

ta question me ramène de nombreuses années en arrière. Ah, le Z80!!!

Oui, la SIO n'a besoin que d'un seul vecteur. En fait il est partagé par les canaux A et B, mais est localisé et initialisé dans le registre WR2 du canal B.

Si tu laisses le bit “Status Affects Vector” à 0, ce vecteur sera identique quels que soient la cause de l'interruption et le canal qui a généré l'interruption.

Si tu montes ce bit à 1, tu pourras gérer automatiquement 8 origines différentes de l'interruption (4 par canal).

A+

[MPS_Christophe]

Merci pour ta reponse.

Juste un complement d'information :
Sur la doc. du SIO je trouve bien les bits (D1,D2,D3) affectes du vecteur d'interruption (RR2), mais pas leur signification.
A-tu l'information ?

Merci.
A+

[Jack]

je viens d'aller faire un tour sur le site de Zilog.

Dans la doc "Z80 family CPU peripheral", à la page 278 du manuel (pas du fichier PDF), tu trouveras ce que tu cherches. Les bits V3, V2 et V1 sont ceux du registre WR2 qui vont être modifiés selon l'origine de l'interruption.

A+