Actu - Microprocesseurs : après la puce, voici le cube...

[RSSBot]

Loin d'atteindre un seuil limite, la miniaturisation des microprocesseurs, ainsi que l'augmentation de puissance qui en découle, pourrait se voir relancée grâce à un nouveau procédé de gravure faisant appel à la troisième dimension.Jusqu'ici, les microprocesseurs évoluaient en puissance grâce à l'augmentation du nombre de leurs composants en suivant la loi de Moore, prédisant que leur nombre devrait doubler tous les deux ans. La prévision est remarquable puisque la période moyenne pour ce doublement a finalement été de 1,96 an entre 1971 et 2001. A noter au p...

Lire la suite : Microprocesseurs : après la puce, voici le cube...
Les actualités Futura-Sciences

[Ravjulbespar]

Bonjour à toutes et tous,

Dans la phrase suivante de cet article :

"Mais il ne s’agit que d’un premier prototype, et selon Friedman, il serait aisé de multiplier sa taille tout en réduisant sa fréquence d’un facteur dix"

les termes "taille" et "fréquence d'un facteur dix" n'auraient-ils pas été inversés ?
Car je vois mal dans quel contexte on pourrait se réjouir de la future augmentation de la taille d'un processeur conjointement à la baisse de sa fréquence de fonctionnement. En revanche, la phrase modifiée suivante :

"Mais il ne s’agit que d’un premier prototype, et selon Friedman, il serait aisé de multiplier sa fréquence d’un facteur dix tout en réduisant sa taille"

aurait un peu plus de sens selon moi...

Ravjul

[Gzii]

Bonjour

Même remarque

[floyd70]

Et la dissipation thermique, est-ce qu'on sait comment elle est gérée dans ce cube?

[A voir en vidéo sur Futura]

[Tharkun]

Selon la source originale : "He says the chips inside something like an iPod could be compacted to a tenth their current size with ten times the speed."
Ravjulbespar a donc logiquement raison.

[_Goel_]

Bien que cette nouvelle technologie soit encore embryonnaire et que sa commercialisation ne soit pas encore évoquée, elle semble déjà ravir la place de la mémoire holographique, prometteuse mais encore trop complexe, au panthéon des grands espoirs de demain.

Bonjour,
Le paragraphe tombe pour moi un peu abruptement. On passe sans transition d'un Microprocesseur 3D à de la mémoire holographique. Donc, ai-je raison de penser que la technologie 3D qui sert aux processeurs peut s'adapter aux mémoires vives/flash ? Cela signifierait donc des possibilités de mémoires assez impressionnantes !

[_Goel_]

Une voie différente semble logique : au lieu de juxtaposer les différents composants d’un circuit intégré, pourquoi ne pas les superposer ?

Pour des raisons thermiques

Et la dissipation thermique, est-ce qu'on sait comment elle est gérée dans ce cube?

=> même question !

[Cocoricooo]

"Bien que cette nouvelle technologie soit encore embryonnaire..." : l'information aussi est embryonnaire car rien n'est dit sur l'essentiel, à savoir la façon de graver des millions de connexions entre les couches. Cela dit, pour refroidir le mastodonte, les scientifiques pourront toujours s'inspirer des termitières: pas d'autre solution, en effet, que de creuser des galeries pour évacuer la chaleur. Y'a pas de miracles.

[Tigrou2600]

Je suis d'accord avec Cocoricooo. Comme cela est malheureusement fréquemment le cas, les news associés aux publication font souvent états des résultats géniaux et génialeusement flous dans les données réelles....

Bref suite aux précédents message je me pose plein de question :
1. Quid de la fabrication ??? Je veux bien que l'on parle de 3D mais encore faut-il savoir ce qu'il y a de nouveau. Empiller deux puce les unes sur les autres ? On sait faire depuis longtemps, l'équivalent au niveau package (embalage de la puce soit à l'échelle du mm) on sait faire des SiP (system in package) qui sont un sandwich de puce avec des micro board pour les relier entre eux......Si on fait la meme chose à l'échelle de la puce (échelle du µm cette fois) on a de gros probleme au niveau évacuation de chaleur ! Et on a un processus de fabrication qui explose en nombre d'étapes et donc une fiabilité qui chute....

2. Les puces sont toujours fabriquées en 2D quoiqu'il arrive. On a une plaque on fait des étapes de gravure, implantation/dopage, dépot de métal, gravure des pistes de métal, etc... Puis on découpe la plaque. Pourquoi faire plus petit ? Si une plaque de CMOS coute 12.000$ à fabriquer si on a 12.000 circuits dessus, alors chaque circuit coute 1$, simple. Mais si on doit fabriquer deux puces pour les empiler, alors il faut que les deux puces en question soient sensiblement 2 fois plus petite que l'équivalent 2D que lon souhaite remplacer.....je veux bien mais de ce que je sais, rien ne dit que des interconnection en Z soient moins chères, moins grosses et plus courtes que leurs équivalents en XY...

Rendont cependant à césar ce qui appartient à césar...Le MIT a toujours proposé de réelles innovation à travers ces différents travaux de recherches R&D, et il est potentielement logique que tout un tas de technologies avancées et astucieuses soient explicité dans la publication. Par exemple ces dernières années beaucoup de de travaux on été réalisé pour évacuer la chaleur des puces : "Pad peltier", pillier de cuivre épais pour évacuer la chaleur, caloporteur microfluidique intégrés, ... Une de ces technologie emergera trés certainement d'ici 5-10 ans dans tout les ordinateurs (mais cela n'est juste que mon intimme conviction)