schema additionneur

[invite54847131]

bonjour,
Phase de calcul
L'UAL de notre calculatrice est capable de faire des additions rapides, pour cela elle utilise la
technique de l'additionneur à choix de retenue. Cet additionneur est composé de 3 additionneurs
de taille 4 bits. Le premier additionneur additionne les bits 3 à 0 de 2 entrées a et b. Les deux
autres additionneurs additionnent en même temps les bits 7 à 4 des entrées a et b, un de ces
additionneurs a une retenue d'entrée à 0 et l'autre une retenue d'entrée à 1.

a)Réalisez un schéma de cet additionneur 8 bits.
b)Quel composant de l'électronique numérique peut faire le lien entre ces 3 additionneurs pour avoir l'addition sur 8 bits.

pour la a), je joins mon schema, je voudrais savoir s'il est correct d'après l'énoncé ?
pour la b), que repondez-vous ?
merci.
-----

[invite54847131]

est-ce que mon schema est correct ?

[invite54847131]

est-ce que quelqu'un pourrait me dire si mon schema est correct, s'il vous plaît ?
merci.

[gienas]

Bonsoir saturne/ et tout le groupe

Pour pouvoir juger un schéma, il faut au moins le comprendre.

En ce qui me concerne, je ne le comprends pas. Je ne sais pas ce que sont ces carrés, marqués d'un plus, à nombre d'entrée variant de 2 à 3, à sortie multiples, dont certaines mises en parallèle. Je nage complètement

[A voir en vidéo sur Futura]

[invite54847131]

bonjour,
Phase de calcul
L'UAL de notre calculatrice est capable de faire des additions rapides, pour cela elle utilise la
technique de l'additionneur à choix de retenue. Cet additionneur est composé de 3 additionneurs
de taille 4 bits. Le premier additionneur additionne les bits 3 à 0 de 2 entrées a et b. Les deux
autres additionneurs additionnent en même temps les bits 7 à 4 des entrées a et b, un de ces
additionneurs a une retenue d'entrée à 0 et l'autre une retenue d'entrée à 1.

a)Réalisez un schéma de cet additionneur 8 bits.
b)Quel composant de l'électronique numérique peut faire le lien entre ces 3 additionneurs pour avoir l'addition sur 8 bits.

pour la a), je joins mon schema, je voudrais savoir s'il est correct d'après l'énoncé ?
pour la b), que repondez-vous ?
merci.

les carres avec les plus representent des additionneurs, on veut additionner deux nombres de 8 bits a7a6a5a4a3a2a1a0 et b7b6b5b4b3b2b1b0, pour cela on additionne d'abord les 4 bits a3a2a1a0 et b3b2b1b0. le premier additionneur a donc comme sortie s4s3s2s1s0. Les deux
autres additionneurs additionnent en même temps les bits 7 à 4 des entrées a et b, un de ces additionneurs a une retenue d'entrée à 0 et l'autre une retenue d'entrée à 1.
Là, où, je ne suis pas sûr, ce sont mes 2 derniers additionneurs.
est-ce que quelqu'un pourrait desormais me dire si mon schema est correcte ?
merci.

[invite54847131]

j'ai joint un schema qui qui representent plusieurs additionneurs permettant de calculer plus vite l'operation.
si vous ne comprenez pas mon schema dites-le.
Est-ce que mon schéma traduit bien ce que dit l'énoncé ?
merci.

[invite6de5f0ac]

Bonjour,

D'après ce que je comprends de l'énoncé ce n'est pas tout à fait ça, ou alors c'est une maladresse de graphique. Le premier additionneur (poids faibles, bits 3 à 0) est OK. Les deux autres prennent les bits 7 à 4 des deux opérandes, mais l'un avec une retenue à 0 et l'autre à 1. Ces deux retenues ne sortent pas du premier additionneur, elles sont câblées de manière "fixe" (à 0V et à +5V par exemple).

Je suppose qu'ensuite en fonction de la retenue qui sort du premier additionneur un multiplexeur permet de sélectionner la sortie de l'un ou l'autre des additionneurs de poids forts. En gros, on prépare l'addition des poids forts dans les deux hypothèses, pour ensuite gagner du temps.

-- françois

[invite54847131]

merci de ta reponse.
Est-ce que tu pourrais faire un schema de cet additionneur 8 bits pour que je vérifie.
merci.

[invite54847131]

Bonjour,

D'après ce que je comprends de l'énoncé ce n'est pas tout à fait ça, ou alors c'est une maladresse de graphique. Le premier additionneur (poids faibles, bits 3 à 0) est OK. Les deux autres prennent les bits 7 à 4 des deux opérandes, mais l'un avec une retenue à 0 et l'autre à 1. Ces deux retenues ne sortent pas du premier additionneur, elles sont câblées de manière "fixe" (à 0V et à +5V par exemple).

Je suppose qu'ensuite en fonction de la retenue qui sort du premier additionneur un multiplexeur permet de sélectionner la sortie de l'un ou l'autre des additionneurs de poids forts. En gros, on prépare l'addition des poids forts dans les deux hypothèses, pour ensuite gagner du temps.

-- françois

je n'ai pas compris.
tu veux dire qu'il faut un multiplexeur pour relier avec les 2 autres additionneurs, peux-tu me detailler le multiplexeur (ses entrees et ses sorties ?).
merci.

[invite6de5f0ac]

Bin oui... Tu as deux additionneurs qui réalisent la même opération sur les poids forts, à la retenue initiale près. Il faut bien décider lequel des deux a le "bon" résultat.
Le principe de ton additionneur rapide est simple: les poids faibles sont additionnés tout à fait normalement. Mais pour les poids forts il faudrait normalement attendre de savoir s'il y a eu une retenue aux poids faibles. Dans le doute, on fait les deux opérations en parallèle, avec les deux valeurs posibles de la retenue. Et au moment où on connaît la retenue des poids faibles, les deux résultats possibles des poids forts ont déjà été calculés. Il n'y a plus qu'à sélectionner le bon.
Ne t'inquiète pas, je te fais un schéma, c'est commencé mais ce ne sera probablement pas terminé avant demain.

A bientôt,

-- françois

[invite6de5f0ac]

Bonjour,

Voici le schéma complet de l'additionneur. Pour les tranches de 4 bits, j'ai pris des classiques CD4008. Pour le multiplexeur, je n'ai rien trouvé dans la série 4000, alors j'en ai "brodé" un. Le principe est simple: quand l'entrée de commande "0/1" est à 0, la sortie A prend l'état de l'entrée A0, la sortie B celle de B0, et ainsi de suite. Quand la commande est à 1, la sortie A prend l'état de l'entrée A1, etc.
L'additionneur prend deux nombres X0-X7 et Y0-Y7, et fabrique leur somme Z0-Z7, plus une retenue "CARRY".

-- françois

[invite6de5f0ac]

Rebonjour,

Si tu ne tiens pas spécialement au CMOS, il existe en TTL le 74157 qui contient 4 multiplexeurs 2 sur 1, exactement ce qu'il faut pour sélectionner les 4 bits de poids forts. Mais on n'a plus le carry...

-- françois

[annjy]

Rebonjour,

Si tu ne tiens pas spécialement au CMOS, il existe en TTL le 74157 qui contient 4 multiplexeurs 2 sur 1, exactement ce qu'il faut pour sélectionner les 4 bits de poids forts. Mais on n'a plus le carry...

-- françois

bonjour,

CD 40257 peut-être?

cordialement

[invite6de5f0ac]

CD 40257 peut-être?

Exact! Il faudra que je mette à jour ma liste de CI CMOS... il faut dire que je fais surtout de l'analogique, le logique c'est vraiment occasionnel.

-- françois

[annjy]

Exact! Il faudra que je mette à jour ma liste de CI CMOS... il faut dire que je fais surtout de l'analogique, le logique c'est vraiment occasionnel.

-- françois

personnellement, je suis connais également sans doute plus l'analogique/hyper que le numérique. Surtout qu'en électronique numérique actuelle, la tendance est d'acheter des "cots" (customs off the shelf, je crois, ce qui signifie cartes toutes prêtes sur étagère chez le fournisseur).
Ce qui reste à faire alors est pour moi de la programmation. ce qui relève plus du métier d'informaticien que d'électronicien...

là, j'avais eu le temps de fouiner sur internet pour trouver le CD40257.

bonne soirée

[invite54847131]

Bonjour,

Voici le schéma complet de l'additionneur. Pour les tranches de 4 bits, j'ai pris des classiques CD4008. Pour le multiplexeur, je n'ai rien trouvé dans la série 4000, alors j'en ai "brodé" un. Le principe est simple: quand l'entrée de commande "0/1" est à 0, la sortie A prend l'état de l'entrée A0, la sortie B celle de B0, et ainsi de suite. Quand la commande est à 1, la sortie A prend l'état de l'entrée A1, etc.
L'additionneur prend deux nombres X0-X7 et Y0-Y7, et fabrique leur somme Z0-Z7, plus une retenue "CARRY".

-- françois

Merci pour le schema fderwelt.