Etant donné 3 signaux:
S0:Permet l'Activation de la lecture à l’adresse E400Hex
S1:Permet l'Activation de la lecture à l’adresse E401Hex
S2:Permet l'Activation de la lecture à l’adresse E402Hex
On nous demande de concevoir un schéma permettant de générer les sorties S0, S1, S2 à partir du bus d’adresses(16 bits), et ce en utilisant deux décodeurs d’adresses à 3 entrées.
Re-bonsoir,
As tu chercher un minimun avant de poster?
Oui,crois moi j'ai fais beaucoup de recherches.. Mais le problème c'est je viens de débuter dans ce domaine et je me sens carrément perdue ...
Merci d'avance
Cela se fait avec de la logique combinatoire par exemple.
Des ET , ET NON ....
Ils exigent l'utilisation de 2 decodeurs mais le probleme c'est comment? Il faut les mettre en cascade?
C'est possible avec 2 décodeurs 3 vers 8 mais à condition de tolérer les zones images dans le décodage. Parce que pour un décodage complet avec les 16 bits d'adresse, il faudrait 16 entrées sur le décodeur d'adresse.
A+
D'autre part, le type de décodeur est-il proposé? Genre 74HC138?
A+
Non ils n'ont rien exigé à part le fait d'utiliser 2 decodeurs.. mais moi je ne vois vraiment pas le comment ni le pourquoi de ces 2 decodeurs!
Les 74HC138 possèdent 3 entrées de sélection et 3 de validation.
Le 1er décodeur pourrait par exemple décoder le E de l'adresse (3 bits à 1) et le second qui serait validé par le 1er décoderait le 4 (1 bit à 1) ainsi que les 2 bits de poids faible.
A+
Merci infiniment Jack...
Le 74xx138 a 3 bit d'adresse et 3 entrées "Enable" donc avec deux boitiers ont peut décoder (3+3) pour le premier et (3+2) pour le second. Soit au total 11 bitsEnvoyé par Jack
J'aime pas le Grec
ok, mais comme on ne peut donc faire qu'un décodage partiel, 6 bits d'adresse suffiront + l'enable pour cascader les 2 décodeurs.
L'utilisation des 11 bits diminuera la taille des plages images.
A+
Avec un 74LS16 en "OU cablé" et une résistance, on décode les 6 adresses restantes (à 000000)
J'aime pas le Grec
Re : Décodeurs d’adresses à 3 entrées
slt Lena,bon il se peut que j'ai exactemen le meme exercice/projet ke vous,et j'ai rencontré le meme probleme ke vous,,si vous voulez bien m'aider,je vous serai vremen reconnaissan!! merci d'avance
Bonsoir
Je crois que tout est dit ci-dessus...
On peut imaginer,par exemple, décoder une partie du 0xE4 avec le premier chainé avec le second qui décoderait les poids faibles:
Il y a plusieurs solutions possibles...
A1,B1,C1 sur A14, A13, A12 (x110xxxxxxxxxxxxx)
G2A1 sur A11, (x1100xxxxxxxxxxx)
G11 sur A10 (x11001xxxxxxxxxx)
G2B1 sur A9 (x110010xxxxxxxxx)
On chaine la sortie (6) sur G2A2 par exemple
G12 sur A15 (1110010xxxxxxxxx)
A2 sur A0 (1110010xxxxxxxxS)
B2 sur A1 (1110010xxxxxxxSS)
C2 sur A2 (1110010xxxxxx0SS)
G2B2 sur A8 (11100100xxxxx0SS)
il y effectivement 11 bits décodés (sur 16) cela décode les adresses 0xE400,0xE401 et 0xE402 (sur les sorties à choisir correctement) mais aussi 32 autres signaux images dues au 5 bits non décodés. Mais rien ne précise un décodage exclusif.
