bonjour a tous.
je voudrai faire un multplieur en vhdl sur quartus ,mais je ne sais pa comment faire.
En effet en entrer j'ai un signal de 16 bits (e1: in std_logic_vector(15 downto 0)) et je veu multiplier se signal par 0.5.
Etle compilateur je pense n'aime pas le 0.5.
Donc si quelqu'un pourrai m'aider.
mercie.
Bonsoir
Multiplier par 0,5 cela revient à décaler a droite ta valeur ,
d'où:
décalage arithmétique si la valeur est signée
toto (15 downto 0 )<= (toto(15) & toto (15 downto 1 )) ;
décalage logique si la valeur est non signée
toto (15 downto 0 )<= ('0' & toto (15 downto 1 ));
pour tout autre valeur il faut choisir un format de codage et soit utiliser la macro LPM_MULT en la paramétrant soit faire confiance à QII et écrire c = b*a.
Dans tous les cas il faudra faire les cadrages à la mano!
JR
