salut, j'ai fais un programme vhdl :
if r_w0 = '1' then
sorrout0 <= entrout0;
addout0 <= addin0;
else
addout0 <= addin0;
end if;
le probleme est que si r_w0 =0 l'instuction 'sorrout0 <= entrout0' n'est pas verifiée et c'est ce qui est demandé mais si je mets r_w0 à 1 puis à 0 l'instruction 'sorrout0 <= entrout0' reste toujours verifiée.ou est le probleme ?est ce qu'il y a une solution?
Salut.
sorrout0 garde sa dernière valeur si on ne le change pas.
Si tu veux que 'sorrout0 <= entrout0' ne soit jamais vérifié, il faut écrire 'sorrout0 <= not entrout0'
BonsoirEnvoyé par sdec25
C'est faux mais passons!
Il est écrit que pour avoir sorrout0 <= entrout0 il faut que r_w0 = '1' donc il n'est pas étonnant que cela ne fonctionne pas si r_w0 = '0' c'est tout de même de la logique élémentaire , une porte ouverte n'est pas fermée!if r_w0 = '1' then
sorrout0 <= entrout0;
addout0 <= addin0;
else
addout0 <= addin0;
end if;
Par ailleurs comme il n'y a pas d'horloge cette fonction est un latch ce qui est à proscrire.
Quel est le libellé exact du problème?
JR
l'électronique c'est pas du vaudou!
si si c'est correcte
(au niveau de la syntaxe je sais pas mais l'idée est là)
si r_w0 = 1 alors
l'instruction est vérifiée donc sorrout = entout
si r_w0 = 0 alors
l'instruction n'est pas vérifiée donc sorrout != entout
quand r_w0 = 1 alors sorrout = entout donc (par exemple)
entout = sorrout = 1
et quand r_w0 = 0 alors
sorrout = 1 et entout = (sa dépend 0 ou 1) donc a moitié vérifié
Et le problème c'est qu'il manque une ligne dans ton ELSE
comme te la dit le doubiste
rajoute sorrout0 <= not entrout0 dans le ELSE
si tu est pas sur fait une machine d'état t'es sur de pas te tromper !
Bonsoir
C'est vraiment n'importe quoi!
en vhdl si on écrit:
if toto = tata then
titi <= tutu;
else
kaka <= pipi;
end if;
cela signifie que l'affectation de la valeur "tutu" à la variable/signal "titi" ne se produit que si "toto" est égal à "tata" dans tous les autres cas il ne se passe rien pour cette variable/signal!
cette structure correspond en asynchrone à un latch , en synchrone à une bascule avec enable.
c'est équivalent à :
if toto = tata then
titi <= tutu;
end if;
if toto /= tata then
kaka <= pipi;
end if;
pour faire ce que tu écris il faut avoir:
if toto = tata then
titi <= tutu;
else
titi <= not tutu;
kaka <= pipi;
end if;
Toute autre interprétation est erronée!
JR
l'électronique c'est pas du vaudou!
rebonsoir,
Qu'est-ce qui est faux ? Le "Salut", la 2ème phrase ou la 3ème ? Pour la 3ème ok, je pense que ramzitligue s'étonnait que sorrout0 = entrout0 mais c'est vrai que sorrout0 = entrout0 n'implique pas sorrout0 <= entrout0, et "sorrout0 pas <= entrout0" n'implique pas "sorrout0 = ! entrout0"
Bonsoir
le signe <= signifie "reçoit" pas "egale" donc la non vérification de tutu <= titi n'est pas tutu <= !titi mais tutu <= tutu !
JR
l'électronique c'est pas du vaudou!
