aidez moi SVP

[invite369d2cfd]

SVP je veux un code avec VHDL pour remlir une matrice à chaque cout d'horloge, elle prend une entrée
j'ai tapé ce code:

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_signed.all;
use ieee.numeric_std.all;
 
use work.type_pkg.all;
use work.type_matx.all;

entity matrice is
  
port (
  matx:in matrix;
  a:in bit;
  b:out bit;
  clk:in std_logic
  );
 end  matrice;
 
architecture arch_matrice of matrice is
  signal i,j:integer:=2;
  signal mat:matrix;
  signal tab:tabx;
  signal aa:bit;  
begin 
 process(mat,clk)
   begin

  for i in 0 to 2 loop 
    for j in 0 to 2 loop
  
    if (clk'event and clk='1')then
    
    mat(i,j)<=a ;
  
    end if;
  i<=i+1;
   end loop;
end loop;

end process;
end arch_matrice;

-----

[JPL]

Généralement un titre comme Aidez-moi, Urgent, etc. est la meilleure façon de ne pas être aidé. Suggère un autre titre et je ferai la modification. Rappel de la charte du forum :

Les titres des messages doivent être explicites.

[JPL]

En application de ceci : http://forums.futura-sciences.com/pr...eau-forum.html demande transférée en Électronique.

[invite369d2cfd]

en exécutant ce code j'arrive pas à remlpir la matrice à chaque cout d'horloge par une nouvelle valeure

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_signed.all;
use ieee.numeric_std.all;
 
use work.type_pkg.all;
use work.type_matx.all;

entity matrice is
  
port (
  matx:in matrix;
  a:in bit;
  b:out bit;
  clk:in std_logic
  );
 end  matrice;
 
architecture arch_matrice of matrice is
  signal i,j:integer:=2;
  signal mat:matrix;
  signal tab:tabx;
  signal aa:bit;  
begin 
 process(mat,clk)
   begin

  for i in 0 to 2 loop 
    for j in 0 to 2 loop
  
    if (clk'event and clk='1')then
    
    mat(i,j)<=a ;
  
    end if;
  i<=i+1;
   end loop;
end loop;

end process;
end arch_matrice;

[A voir en vidéo sur Futura]

[JPL]

Merci de bien vouloir utiliser la balise Code.

[invite369d2cfd]

comment ça se fait c'est un code VHDL

[JPL]

Oui, et alors ?

[invite369d2cfd]

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_signed.all;
use ieee.numeric_std.all;
 
use work.type_pkg.all;
use work.type_matx.all;

entity matrice is
  
port (
  matx:in matrix;
  a:in bit;
  b:out bit;
  clk:in std_logic
  );
 end  matrice;
 
architecture arch_matrice of matrice is
  signal i,j:integer:=2;
  signal mat:matrix;
  signal tab:tabx;
  signal aa:bit;  
begin 
 process(mat,clk)
   begin

  for i in 0 to 2 loop 
    for j in 0 to 2 loop
  
    if (clk'event and clk='1')then
    
    mat(i,j)<=a ;
  
    end if;
  i<=i+1;
   end loop;
end loop;

end process;
end arch_matrice;

Les balises utilisent des crochets droits. Correction faite.

[invite369d2cfd]

Bonsoir, je veux faire un programme avec VHDL qui fait le transposé d'une matrice( les lignes deviennent les colonnes)
SVP comment je peux le faire.
merci d'avance