Bonjour,



J'ai un projet à réaliser, à savoir la connection de plusieurs FPGA (Altera APEX20KE). Le souci que j'ai est que la clock est de 33.333MHz avec une dispersion de +- 1ppm.

Lorque j'envoie des infos (en serie) entre 2 FPGA, je n'ai donc pas de synchronisation assurée de ces horloges. L'idée est donc de propager la clock du 1er fpga à tous les autres via la ligne de data. Pour cela, je pense utiliser un codage manchester + PLL.

Le souci est que la seule PLL utilisable sur le board APEX est "altclklock" a savoir juste une multiplication/division de fréquence.

Ma question est la suivante :
-y a t il moyen de créer une "vraie" PLL digitale en VHDL ?
-n'y-aurait-il pas d'autres moyens de transmettre l'horloge en serie ?

Merci beaucoup pour votre aide car la je suis completement bloquée !