état

[invitef547e791]

bonjour,

j aurais une question! que signifie pour un latch d être en état haute impédance?
donc j aimerais bien avoir une définition de cet état haute impédance.
voila merci beaucoup!!!

bonne aprés midi.
-----

[invitef0503bf7]

L'état "haute impédance", est un état ou ton latch ne force ni un niveau haut, ni un niveux bas, sur sa sortie.

Imagine 2 porte logique dont les sortie sont connecté enssemble et dont l'une sort un niveau 0 et l'autre un niveaux 1... Sans la resistance de sortie des 2 porte, cela s'appel un court circuit franc et, indépendament du stres imposer au composant, l'état que tu obtient est indéfini.

Dans le cas des latch, il sont souvent utiliser pour lire des valeurs sur un bus de donnée, il est donc indispenssable de pouvoir mettre tout ceux qui ne sont pas concerner par la lecture, en mode haute impédance, pour qu'il ne perturbe rien

[invitef547e791]

d accord merci beaucoup