Pilotage de NMOS 60V par 3.3v

[mspeder]

Bonjour à tous,

Je cherche à piloter le Mosfet "M1" par le signal d'un microcontroller "TRIGN" de 3.3v .
"R13" représente la charge (représentée par une simple résistance sur le schéma).

Pour mon besoin j'ai les contraintes suivantes :
- la tension d'alimentation "LVL" est relativement élevée (de 40 à 60V)
- en cas d'absence du signal de pilotage ("LVL" flottant), la charge ne doit pas être alimentée
- lorsque la charge n'est pas alimentée l'intensité prélevée sur "LVL" doit être la plus faible possible (quasi nulle)
- le modèle du mosfet est imposé : Infineon BSZ340N08NS3 (NMOS non "logic level" -> gate entre 10 et 20v pour minimiser le rdson).

Après plusieurs tentatives, je suis arrivé au schéma joint.
Néanmoins il me semble assez compliqué pour un besoin aussi simple.
Y a-t-il un moyen d'optimiser/simplifier mon schéma (par exemple en n'utilisant qu'un seul NPN/PNP au lieu de 2, ou en réduisant le nombre de résistances), tout en restant avec des composants courants ?

Merci pour vos conseils !

Datasheet du mosfet en question : BSZ340N08NS3
-----

[DAUDET78]

Bonjour mspeder et bienvenue sur FUTURA
Utiliser un BC846B sur du 60V, c'est ric rac (65V)
Utiliser un BC856B sur du 60V, c'est du suicide (-55V)
Utilise un PMOS http://forums.futura-sciences.com/el...l-logique.html

[DAUDET78]

Tu as aussi la solution de l'optocoupleur MOS : http://www.farnell.com/datasheets/20...071.1500741745
Mais il faut lui envoyer 10mA de If pour 8,4V en sortie ( et c'est pas du rapide !)

[mspeder]

Bonjour Daudet,

Merci pour votre réponse.

Le 856B que j'avais vu semblait aller jusqu'à 65V également.
http://www.onsemi.com/pub/Collateral/BC856ALT1-D.PDF

En réalité LVL est alimenté par du PoE 802.3at donc en théorie ne devrait jamais excéder 57V.
Je conviens que 8V ça reste néanmoins juste comme marge. Je suppose que je dois pouvoir trouver des composants du même style un peu plus robustes.

En revanche pour le PMOS ça n'est pas une solution dans mon cas car je n'ai pas le choix pour le modèle du MOSFET.
Avec du NMOS y aurait-il un schéma plus optimisé que le mien ?

J'avais aussi envisagé un driver comme le MIC5019. On est plus vraiment sur un composant "courant" je suppose, mais surtout je ne suis pas bien certain de son état s'il n'est pas alimenté...

Merci !

[A voir en vidéo sur Futura]

[DAUDET78]

En réalité LVL est alimenté par du PoE 802.3at donc en théorie ne devrait jamais excéder 57V.

Si tu dois spécifier le fabricant dans ta nomenclature ......

Avec du NMOS y aurait-il un schéma plus optimisé que le mien ?

Voir ma réponse #3

J'avais aussi envisagé un driver comme le MIC5019.

le bon lien : http://pdf.datasheetcatalog.com/data...ip/MIC5019.pdf

mais surtout je ne suis pas bien certain de son état s'il n'est pas alimenté...

??????

[mspeder]

Si tu dois spécifier le fabricant dans ta nomenclature ......

Non ça n'était pas mon intention évidemment
Le fait est qu'absolument tous les 846B que j'ai trouvé ont des specs identiques à 65V, sauf un seul... celui d'AUK... que tu as cité.
A se demander d'ailleurs comment c'est possible un truc pareil.
Est-ce qu'il existe qqpart un référentiel qui décrit les specs minimale d'une famille, ou chaque fabricant interprète à sa sauce ???

Voir ma réponse #3

Effectivement l'optocoupler est une idée à laquelle je n'avais pas pensé. Nettement plus simple. Par contre au niveau coût ça semble moins intéressant. Il faut que je creuse.

??????

Je m'explique...
Le 3.3v est dérivé du PoE. J'ai donc à traiter le cas du démarrage du circuit, où le 48V est déjà présent, mais pas encore forcément le 3.3V.
Dans ce cas LVL est à 48V mais le VDD du MIC5019 n'est pas encore alimenté et TRIGN est flottant. Dans ce cas je veux que mon NMOS reste off...

En tous cas merci beaucoup pour ton aide !

[DAUDET78]

Le 3.3v est dérivé du PoE. J'ai donc à traiter le cas du démarrage du circuit, où le 48V est déjà présent, mais pas encore forcément le 3.3V.
Dans ce cas LVL est à 48V mais le VDD du MIC5019 n'est pas encore alimenté et TRIGN est flottant. Dans ce cas je veux que mon NMOS reste off...

Tu peux donner ton schéma ainsi que le machin qui fabrique TRIGN ?

[mspeder]

Je n'ai pas vraiment le schéma complet pour l'instant malheureusement. :-/

En entrée DC j'ai mon PoE (le fameux LVL valeur moyenne 48V, max 57V).
De là je dérive du 3.3V avec un LM5017 (buck regulator).

Ce 3.3v alimente un microcontroller qui pilote en I2C un I/O expander TCA9535.
Un port de ce TCA9535 (dit "le machin") est directement relié au TRIGN. Au démarrage les ports du TCA9535 sont Hi-Z.

Le but ultime étant que le micro contrôle le NMOS...
Au démarrage (c'est bref) le micro et le TCA9535 flottent joyeusement et je veux juste m'assurer que NMOS ne va pas de mettre à on par défaut.
J'imagine qu'une résistance de pull-down entre la gate du NMOS et le GND devrait faire l'affaire, y compris pour le MIC5019.

Pour ma solution à base NPN/PNP je vais évoluer vers des MMBTA06 et MMBTA56 qui ont une tolérance à CE à 80V.

Au départ j'avais imaginé la version ci-dessous. Mais elle était "on" par défaut et en plus consommait sur LVL en permanence via le diviseur.
J'aurais aimé trouver une solution un peu équivalente avec un seul BJT qui résolve ces problèmes, mais je n'ai pas réussi

[DAUDET78]

J'imagine qu'une résistance de pull-down entre la gate du NMOS et le GND devrait faire l'affaire,

non avec ton montage. Par contre, avec TRIGN flottant, le NMOS est OFF
PS : tu disposes de 7,6V et 20mA sur la sortie Vcc du LM5017 ! Pourquoi tu ne l'utilises pas pour commander ton NMOS ?

[mspeder]

Dans mon montage de début de discussion, effectivement ce n'est pas utile (c'est R5 qui entraine la stabilité de l'ensemble à off si je ne dit pas de bétise).
Soit dit en passant as-tu des conseils sur les valeurs des diverses résistances que j'ai prises un peu au pif (je les souhaite assez élevées pour limiter la conso) ?

Par contre sur la solution à base MIC5019 j'imagine qu'il me faut qqchose entre les pins OUT et GND (schéma datasheet page 9) sinon lorsque le MIC n'est pas alimenté la gate me semble flotter et donc l'état du NMOS imprévisible.

[DAUDET78]

Par contre sur la solution à base MIC5019 j'imagine qu'il me faut qqchose entre les pins OUT et GND (schéma datasheet page 9) sinon lorsque le MIC n'est pas alimenté la gate me semble flotter et donc l'état du NMOS imprévisible.

je ne vois rien page 9 . Surtout que ton schéma est celui de la figure 7 alimenté par le Vcc du LM5017
Tu mets une 33K de pulldown sur l'entrée du MIC