Bonjour,
j'ai posé ma question sur un autre post mais je préfére rouvrir un sujet concernant mon problème et oui encore un...
Je suis en train de programmer ma PALCE20V8 en VHDL sur orcad et lorsque je veux compiler il me met une erreur avec ce message dans la "seesion log":
****************************** ****************************** ********************
*
* Compile operation begun Wednesday, May 06, 2009 23:12:48
*
****************************** ****************************** ********************
****************************** ****************************** ********************
Project File: c:\users\martin\documents\afte c\mon projet\orcad\aiguillage\aiguil lage.opj
Files processed by synthesis engine:
c:\users\martin\documents\afte c\mon projet\orcad\aiguillage\InDesi gn\AIGUILLAGE.vhd
.\aiguillage.vhd
.\aiguillage.vhd(1) : Error : [Load071] Syntax error
ERROR [SYN0003] The synthesis operation failed.
Compile operation failed
1 error(s), 0 warning(s)
System resource usage:
Time for compile operation, Elapsed: 0 seconds, CPU: 0 seconds.
voilà si quelqu'un connais cette erreur et si il a la solution je suis le bien venu! bonne soirée a tous.
-----
Envoyé par edius45 
s'il vous plait
