Bonjour,
Je suis un expert en VHDL qui doit apprendre le SystemVerilog. J'aimerais savoir s'il faut impérativement commencer par apprendre le Verilog avant de ce lancer dans le SystemVerilog (en effet j'ai des contraintes de temps).
Merci pour vos suggestions.
![]()
-----