SystemVerilog ou Veriog
Bonjour,
Je suis un expert en VHDL qui doit apprendre le SystemVerilog. J'aimerais savoir s'il faut impérativement commencer par apprendre le Verilog avant de ce lancer dans le SystemVerilog (en effet j'ai des contraintes de temps).
Merci pour vos suggestions.
Il serait souhaitable de lire les règles participatives du forum info à l'avenir:
http://forums.futura-sciences.com/programmation-langages-algorithmique/441632-regles-participatives-forum.html
Transféré en électronique
Bonsoir,
Si tu es expert en VHDL alors il faudra apprendre d'abord le Verilog.
JR
l'électronique c'est pas du vaudou!
Ok merci. je m'y mettre.
