Aide dans le choix de DAC

[invite207c1aaa]

Bonjour,

Je travaille actuellement sur un sujet qui est +- nouveau pour moi, à savoir les DAC, ou plutôt devrais-je dire : le choix des DAC.

Je souhaiterais donc piloter des DAC pour créer 16 sorties analogiques avec un rafraîchissement pouvant monter à 20HKz.

En résumé, vu que j'ai 16 sorties @ 20KHz --> 320MHz serait la fréquence à laquelle travaillerait la commande des ces DAC.
Je dois également tenir du Settling Time, donc je dois travailler à une fréquence supérieure à 320MHz pour avoir de la marge(mais comment quantifier) Vu la fréquence et ce que j'ai pu trouver sur le net, je devrais m'orienter vers des commandes en LDVS (ou autre?). j'ai un MAX10 pour piloter le tout.

Si vous pouviez m'aider un peu à m'orienter dans mon choix avec un exemple concret, je vous serai très reconnaissant car je patauge un peu.

Merci d'avance.

David
-----

[invitee05a3fcc]

Bonjour david081 et bienvenue sur FUTURA

j'ai un MAX10 pour piloter le tout.

C'est quoi un MAX10 ?
Un lien WEB sur sa datasheet ?

[invite207c1aaa]

Bonjour,

Merci

C'est un FPGA de chez Altera,
C'était juste pour information, histoire de dire que je suis assez souple sur la partie pilotage des DAC.

https://www.altera.com/products/fpga.../overview.html

[HAYAC]

Bonjour et bienvenu
Un DAC pour faire quoi ?
Si tu utilise des DAC I2C ou SPI tu n'a pas besoin de travailler à 320Mhz ?!

[A voir en vidéo sur Futura]

[jiherve]

Bonjour
16x20Khz = 320KHz ce qui fait tout de même un gros hiatus par rapport à 320MHz.
Donc rejoue encore.
JR

[HAYAC]

Bien vue JIHERVE

[invite207c1aaa]

J'acquiers un certain nombres de données à l'aide du MAX10 à maximum 20KHz.
J'aimerais utiliser les 16 sorties analogiques pour avoir une "image" de certaines données reçues, ces sorties devront donc être rafraîchies tous les 20Khz.

Par contre, 20Khz X 16 ça fait bien 320KHz, c'était pour voir si vous lisiez vraiment

[HAYAC]

Mouef,

Je ne suis pas, 20Khz de données et 16*20Khz pour les restituer ??? il y à un beug ?
ça commence à ressembler à une forumcaméra caché ...

[invite207c1aaa]

Non pas de bugs, du moins je ne pense pas.

Si j'ai 16 DAC (un par voie), et que la commande est commune, la commande doit pédaler 16 fois plus vite...

[HAYAC]

Si je suis ton raisonnement (qui me semble faux à la base) tu veux répliquer 16 fois les informations sources ?!
Si tel est le cas reste sur de l’électronique de base.
Si il y à traitement de l'information, ce n'est plus 320K qui est nécessaire mais bien plus car le traitement des infos utilise du temps et des ressources (ce qui n'est pas un problème en soit car les petit MCU sont déjà bien plus haut que 320Khz de fréquence d'horloge).
A suivre ...

[invite207c1aaa]

Je me suis peut être mal exprimé, je recommence:

- Les informations sources arrivent à 20KHz maximum.
- Dans ces paquets d'infos, je veux pouvoir choisir 16 variables et avoir une image analogique de celles-ci (et que l'image suive la cadence d'entrée de 20KHz)
- La commande des DAC sera multiplexée (d'où le 20KHz X 16)

Est-ce que c'est un peu plus clair comme ça ?

Merci

[HAYAC]

Ok,
Donc ton idée serait d'analyser tes 20Khz qui deviendrait 320Khz de données restituées puis de les multiplexer pour les transmettre aux démultiplexeur de chaque DAC ?
C'est le but ?

[HAYAC]

Une des solution serait d'utiliser un convertisseur I2C en mode mode fast (400Khz) puis des DAC adressable idem en I2C Fast
Voie entre autre http://www.nxp.com/documents/selecti...e/75017443.pdf

[invite207c1aaa]

Oui voilà mon but.

Vu que j'update mes 16 sorties à 20KHz, j'ai donc 3.125µs de dispo pour mettre à jour chacune d'entre elles, j'aimerais que mes sorties soient en 5V.

Le problème n'est pas tellement la manière de les piloter, que ce soit en I2C, SPI ou LVDS n'est pas très important, ce que j'aimerais c'est faire un choix, lequel choisir ? qu'est ce que je dois prendre comme marge au niveau de mes 320KHz ? Déjà je ne peux pas me permettre d'avoir un settling time supérieur à 3.125µs, mais je dois prendre combien ? 1µs ?

C'est un peu le but de mon POST, c'est de m'orienter dans le choix du DAC pour mon application.

Merci pour vos réponses en tout cas.

[invite207c1aaa]

Etant électronicien de base, il est plus facile pour moi de choisir un transistor, un DCDC,un opto etc... je prends mon pire cas et je me donne un peu de marge.

Dans ce cas-ci je patauge...

[jiherve]

Re
Combien de bits sur tes données ?
Combien de pattes disponibles sur ton FPGA?

Le problème n'est pas tellement la manière de les piloter, que ce soit en I2C, SPI ou LVDS n'est pas très important

ben si quand même car 16 bits à 100Khz en I²C cela fait environ 250µS de transfert.
JR

[invite207c1aaa]

12 bits ce serait déjà pas mal.
Je ne sais pas encore combien il en restera de dispos mais de toute façon ce sera entre 40 et 50 donc pas de soucis de ce côté là.

Dans "pas important" je voulais dire que ce n'était pas un critère de choix

[jiherve]

Bonsoir,
çà c'est pas trop mal :http://www.ti.com/lit/ds/symlink/tlv5610.pdf
mais il y en a plein d'autres là :http://www.ti.com/lsds/ti/data-conve...ered%20Voltage
JR

[invite207c1aaa]

Bonjour,

Merci pour le lien.

En effet, utiliser 2 X TLV56110 pourrait convenir uniquement si je les pilotent avec 2 SPI différent.

Car, fupdatemax = 1.95Mhz --> 0.512µs auquel je dois rajouter le Output settling time (3µS MAX en mode FAST) --> On arrive à 3.512µS en négligeant les qques poignées de ns du setup time, latch duration etc...

Si je pilote les 2 avec le mêmes SPI je n'ai que 3.125µs pour updater les 16 sorties (50µs/16) donc ça n'ira pas.

par contre, avec 2 SPI séparés j'ai 6.25µs pour en updater 8 (50µs/8) ce qui est viable...et vu que j'ai des PIN de dispo sur mon FPGA, ça pourrait le faire.

Je vais continuer à analyser les différentes solutions avec leurs avantages et inconvénients.
Merci pour vos messages, j'y vois un peu plus clair maintenant mais n'hésitez pas si vous avez des remarques ou suggestions.

[jiherve]

Bonjour
Il n'y a aucune raison pour additionner le temps de transfert et le settling time du DAC puisque celui ci se produit pendant que l'on transfère les données du DAC suivant, donc ce qui limite c'est le plus grand des deux soit 3µS.
Mais si il y a des patte de libres faire deux liaisons SPI c'est mieux.
JR

[invite207c1aaa]

Merci Jiherve pour ton commentaire.

[invite207c1aaa]

Bonjour,

Finalement j'ai choisi le DAC8565 en 16 bits, sortie bufferisée avec un Settling time de 10µS MAX, commandé en SPI. Je vais donc en utiliser 2 avec 2 SPI séparés.

Merci pour vos réponses.

David