interface 8080 timing des signaux CE, RD et WR

[pcdwarf]

Bonjour,
J'emploie un controleur LCD T6963 qui a une interface 8080.

J'ai un problème de performances lié au nombre d'étapes sur la partie commande et je voudrais optimiser le timing.

les signaux RD (Read) WR(Write) et CE (Chip Enable) sont tous actifs bas.



Je n'ai pas trouvé le schéma interne de la puce mais d'après le datasheet, les signaux CE&RD ou CE&WR peuvent être commutés simultanément. Je suppose donc qu'à l'intérieur de la puce, il y a tout simplement 2 portes OR entre CE et WR ainsi qu'entre CE et RD. Cela équivaut à transmettre les états bas de RD et WR uniquement si CE est bas.

En tout cas la puce semble se comporter comme si tel était le cas.

De ce fait, dans l'éventualité d'un grand nombre d'écritures ou de lecture consécutives. Est-il envisageable de commuter CE en début et en fin plutot qu'à chaque fois.
Voir même tenir perpétuellement CE à 0 dans l'éventualité où le bus est dédié ?

J'ai essayé et ça semble fonctionner mais peut-être que cette façon de faire enfreint un standard et que c'est susceptible de ne pas fonctionner dans certains cas.
j'aimerais avoir vos lumières sur ce point.
-----

[paulfjujo]

bonsoir,


La Pin CE (Chip Enable) est surtout utile lorsqu'il y a plusieurs devices (circuit) sur le Port de sortie
pour n'activer qu'un seul à la fois
si tu n'a qu'un seul circuit, tu peux activer CE au debut et le desactiver à la fin..

Coté 8080
CE peut servir aussi à differencier Data memoire ou Data PORT
un decodage d'adresse (0 à255) est en principe utilisé pour valider CE , donc le device à qui on parle. (s'adresse)

il faudrait voir le schema d'ensemble 8080 et LTC

[pcdwarf]

En fait, je n'emploie pas de 8080, c'est tout en soft et commandé bit par bit. (d'ou la volonté d'épargner des étapes pour gagner en perf).

Mais par contre, avant de changer les signaux (voir de prendre des raccourcis hardware en cablant directement CE sur Vss par exemple), il m'importe de rester compatible avec un potentiel autre controleur LCD qui serait plus strict sur le respect d'un standard que je ne connais que vaguement. D'où ma question.

De ce que j'ai lu Il semble que les data soient stockées sur front montant de WR ou CE (selon le premier qui arrive).
dans le cas d'un lecture, il semble que le relachement de RD ou CE entraine l'arret des drivers de sortie de D0-7

[paulfjujo]

De ce que j'ai lu Il semble que les data soient stockées sur front montant de WR ou CE (selon le premier qui arrive).
dans le cas d'un lecture, il semble que le relachement de RD ou CE entraine l'arret des drivers de sortie de D0-7

j'avais pas lu la datasheet ..
au vu de la page 30
tout relachement de CE coupe la transmission de data, ce qui me parait normal.
et effectivement CE et RD WR sont liés via des port NAND sur le schema concernant l'interfacage avec Z80
mais cela ne demontre pas que CE doit necessairement etre lié physiquement à WR ou RD

on devrait pouvoir enchainer des WR ou RD apres avois mis CE bas .. comme sur les LCD classiques ou graphiques, ou RTC ...


voir sur le web , application T6963c avec microcontroleur
plus explicite sur la gestion CE,WR,RD
plutot que des signaux gerés en interne par les instructions specifiques Microprocesseur
sur l'exemple cité, CE est mis au Gnd !

[A voir en vidéo sur Futura]