18f2550

[inviteac09f73c]

bonsoir

je travail sur le pic 18f2550 j'aimerais savoir si en sortie du usb clock source j'ai bien du 6mhz donc une connection low speed (quartz = 4mhz)

// Config des bits de configuration
#pragma config PLLDIV = 1
#pragma config CPUDIV = OSC1_PLL2
#pragma config USBDIV = 2
#pragma config FOSC = HSPLL_HS
-----

[invite1feace2e]

Bonjour
... un lien vers la datasheet aurait été le bienvenue

Je pense avoir mal compris la question...
mais j'ai des élements de réponses...

p.24
il faut 4Mhz dans le PLL donc PLLDIV = 1 OK.
CPUDIV je ne comprend pas le osc1_pll2 ....
USBDiV2 ??

si tu veux comparer...
j'entre en 8Mhz avec
#fuses NOLVP,USBDIV,PLL5,CPUDIV3 //entre autres...
pour du low speed...


p.30 tu as le jolie tableau..
je dirai CPUDIV = 00;

USBDIV: USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1)
1 = USB clock source comes from the 96 MHz PLL divided by 2
0 = USB clock source comes directly from the primary oscillator block with no postscale

[inviteac09f73c]

re bonjour

je me suis planter c'est une connection full speed!

USBDIV: USB Clock Selection bit (used in Full-Speed USB mode only; UCFG:FSEN = 1)
1 = USB clock source comes from the 96 MHz PLL divided by 2

merci quand meme