probleme de compilation avec ISE 9.2 et le MIG

[invitec13c351a]

Bonjour,

Je souhaite créer une application dans laquel je peux interfacer une mémoire DDR2 avec un FPGA spartan 3an. Pour cela j'utilise un outil MIG fournis par xilinx. Lors de la compilation du projet 2 erreurs apparaissent:

Design Summary
--------------
Number of errors : 2

Section 1 - Errors
------------------
ERROR:PhysDesignRules:760 - Incompatible programming for IO standard. IO
standard LVDS_25 of comp cntrl0_ddr2_dqs<0>/cntrl0_ddr2_dqs<0> does not allow
both input and output programming on the same comp.
ERROR:Pack:1642 - Errors in physical DRC.

J'ai déja laissé mon probleme sur le forum de xilinx et je suis toujours sans nouvelle alors je compte vraiment sur vous pour me débloquer.

Merci d'avance
-----

[invitec13c351a]

Si vous rencontrez le meme problème il vous suffit, dans la fenetre MIG à la partie Set Extended Mode register --> option DQS# --> disable(1)

Généré le composant et compilé