comprendre la DDR

[sebatlante]

Bonsoir,
voilà je me lance dans la compréhension de la technologie DDR des mémoires(j'espère être dans la bonne section du forum).
Si j'ai bien compris, les données sont envoyer ou reçu sur le signal montant et descendant de l'horloge. Et l'horloge du bus d'adresse n'est pas affecté : c'est à dire qu'une adresse est envoyer à chaque signal montant mais pas descendant.C'est bien ça?

D'autre part j'ai trouvé sur un site l'image décrivant ce que je dit(enfin je croit^^):

Sur ce genre de schéma j'ai remarqué que adresses et donnée était représenter sous une forme hexagonale: Y a t'il une raison à cela ou c'est juste une sorte de norme de schéma?

De plus, sur l'image le début de "l'ouverture" de l'hexagone ne débute pas exactement au moment de la monter ou de la descente de l'horloge. Hasard ou pas.

Je ne comprend pas non plus pourquoi les grandes flèches sont décalé: par exemple pour la première petite flèche rouge montrant un moment où le signal d'horloge monte correspond à un envoie de donnée plus tard et non imédiat?

Je ne suis pas sur que j'ai été totalement clair sur mes question.
J'avoue être assez embrouillé dans la compréhension de la DDR.
Aussi, n'hésiter pas à me demander des détail si vous ne comprenez pas ce que je demande.

merci d'avance
-----

[vincent66]

Bonjour,
Ces hexagones retranscrivent de manière symbolique un phénomène physique existant sur tout type de bus : les temps de montée ou de descente, à savoir le temps qu'il faut pour que les signaux électriques présents sur le bus soient stables.
Les signaux du bus d'adresse doivent être stables quand l'horloge monte ou descend, raison pour laquelle il y a ce petit retard après "l'ouverture de l'hexagone" c.àd. la présence des signaux d'adresse sur le bus.
Les données n'apparaissent sur le bus qu'après un léger retard inhérent à la logique interne de la ddr, nommé temps d'accès.
A noter que le chronogramme que tu nous a montré est valable pour la lecture de données, pour l'écriture il est un peu différent mais il y a aussi des timings et délais à respecter.
Cordialement !
Vincent

[sebatlante]

merci beaucoup pour ta réponse vincent(qui m'a entrainer sur des pages concernant le bus I2C que je ne connait pas car débutant en éléctronique).
Je n'est pas bien compris ce qu'est un signal stable?

[vincent66]

Un signal stable est un signal dont la tension est celle que l'on attend en sortie d'un circuit intégré, sans aucune variation, même minime, +5 ou +3,3 VDC pour un 1, 0VDC pour un 0.
Bonne continuation !
Vincent

[A voir en vidéo sur Futura]

[jiherve]

Bonsoir,
De quelle mémoire DDR s'agit il ?
Ram statique synchrone ou bien Ram dynamique?
JR

[sebatlante]

Le site où j'ai trouver l'image(Figure 3. Double Data Rate) me dit, si j'ai bien compris, qu'il s'agit d'une Ram statique(SRAM) synchrone.

[sebatlante]

non désolé j'ai mal compris ce qui était dit sur le site.
En faite, il semblerai qu'il n'y a pas de distinctions faites: ça a une importance?

[gcortex]

quel que soit le système, il réagit toujours avec un retard
(sauf régime sinusoïdal établi)

tu as le retard classique : çà monte puis se stabilise
et le retard pur = décalage temporel

et tu peux souvent modéliser par une combinaison des deux

[vincent66]

Pour la synchro et les timings qui t'intéressent ça n'a pas grande importance.
Une ram statique garde ses données correctement mémorisées tant que l'alimentation est appliquée.
Une ram dynamique a tendance à s'effacer après un certain temps même avec l'alim valide, il faut donc à intervales réguliers la rafraîchir, c.à.d. réécrire les données qu'elle contient, c'est un périphérique du processeur qui s'en occupe automatiquement.
Amitiés !
Vincent

[jiherve]

Bonsoir,

non désolé j'ai mal compris ce qui était dit sur le site.
En faite, il semblerai qu'il n'y a pas de distinctions faites: ça a une importance?

un peu mon neveu!
Faire un contrôleur pour une RAM statique DDR (ici ZBT) c'est trivial, Faire un contrôleur pour une DDR dynamique c'est plutôt pour les moustachus.
JR

[sebatlante]

Faire un contrôleur pour une RAM statique DDR (ici ZBT) c'est trivial, Faire un contrôleur pour une DDR dynamique c'est plutôt pour les moustachus.

Pour l'instant je vais m'abstenir de faire un controleur^^

Sinon merci à tous pour vos réponses qui m'ont beaucoup aidé

[Antoane]

Faire un contrôleur pour une RAM statique DDR (ici ZBT) c'est trivial, Faire un contrôleur pour une DDR dynamique c'est plutôt pour les moustachus.

Bonjour,
Supposant qu'il faille 10ms entre deux rafraichissement, ne suffit-il pas de lire l'état de la cellule mémoire toutes les 10ms, puis de renvoyer l'info en écriture à la mémoire ?
En 10ms, la capa servant de mémoire sera un peu déchargée (on trouvera par exemple 4V au lieu de 5V), mais insuffisamment pour confondre 0 et 1 ; on la recharge alors à 5V.

Et c'est difficile à faire ?

[jiherve]

Bonsoir,
En fait le rafraichissement c'est 64ms ou 32ms (gamme indus) pour toute la mémoire!
Lire rafraichit bien sur mais ce n'est pas comme ça qu'il faut faire, il y a une séquence de commande spécifique.
Si tu veux en savoir plus je te conseille une petite visite sur les site Micron ou Samsung (il n'y a bientôt plus qu'eux deux) et tu toucheras du doigt la complexité de ce type de composant.
sans doute ensuite pourras tu m'expliquer les subtilités de la gestion des 8 banks et du bon usage du "precharge" afin de maximiser la bande passante.
par ailleurs j'aimerais aussi une tentative d'explication sur les mécanismes nécessaires au rephasage des données lues afin que celle ci soient utilisables par le processeur hote.
JR

[sebatlante]

Bonsoir,
Lire rafraichit bien sur mais ce n'est pas comme ça qu'il faut faire, il y a une séquence de commande spécifique.
Si tu veux en savoir plus je te conseille une petite visite sur les site Micron ou Samsung (il n'y a bientôt plus qu'eux deux) [...]

Aurais tu un lien internet à nous fournir à propos de ce que tu évoques?(c'est peu être un peu hors sujet sur mon post lol mais ça m' interresse ^^)

[jiherve]

Bonjour,
JR scribit

...petite visite sur les site Micron ou Samsung...

mais manifestement l'usage du web c'est encore un mystère pour beaucoup!
ttp://www.micron.com/support/technot...ram/ddr2_sdram
Il suffit de farfouiller et vous saurez tout ou presque, car c'est comme pour le sexe il y a un hiatus entre la théorie et la pratique, sur la DDR2,il y a les mêmes info pour SDRAM,DDR,DDR3.
JR

[sebatlante]

mais manifestement l'usage du web c'est encore un mystère pour beaucoup!

oui on est pas tous aussi doué que toi...lol

merci pour l'adresse

[Antoane]

En fait le rafraichissement c'est 64ms ou 32ms ... données lues afin que celle ci soient utilisables par le processeur hote.
JR

C'est donc un rien plus complexe que j'ai pu l'imaginer, mea culpa .

[jiherve]

Bonjour

C'est donc un rien plus complexe que j'ai pu l'imaginer, mea culpa .

Un "rien plus complexe" cela relève de l'euphémisme, c'est en fait très complexe d'un point de vue strictement comportemental (timing) mais aussi très délicat d'un point de vue routage/intégrité du signal, et alimentation.

JR