Architecture des calculateurs - additions 8 - 16 bits

[invitee9dfc0a6]

Bonjour,
je débute en architecture des calculateurs et j'ai des petites questions par rapport au schéma en pièce jointe.

Je m'occupe de la partie opération, encadré en rouge sur le schéma.

Il est donc possible de faire des additions 16 bits par exemple. Soit A+B, on stocke les 8 bits MSB de A dans le registre AH, les 8 bits LSB de A dans AL et de même pour B dans BH et BL.

Je ne vois donc pas l'intéret d'insérer du combinatoire (surement décodeur / démutiplexeur ) dans le nuage situé entre les registres et les ALU, je ne vois pas à quoi il peut servir.

Merci beaucoup de m'éclairer
-----

[gcortex]

c'est probablement un multiplexeur pour faire Ah + Al, Bh + Bl, Ah + Bl ou Al + Bh en plus

[invitee9dfc0a6]

oui mais ce cas là quelle partie du système contrôlerai ce multiplexeur? Quelles seront les bits d'adresse le contrôlant.

Je ne vois pas l'intéret d'une telle mise en oeuvre

[gcortex]

l'intérêt c'est la souplesse
le schéma complet serait trop lourd

[A voir en vidéo sur Futura]

[bobflux]

> Je ne vois pas l'intéret d'une telle mise en oeuvre

Il y a un multiplicateur dans ton cpu, genre 8b x 8b -> 16b, si tu veux faire 16bx16b=>32b avec ça il faut Ah + Al, Bh + Bl, Ah + Bl ou Al + Bh...

[invitee9dfc0a6]

Merci, je vais creuser dans cette direction !

[invite01c3c114]

c'est probablement un multiplexeur pour faire Ah + Al, Bh + Bl, Ah + Bl ou Al + Bh en plus

Exact! il permet de faire les additions ou soustraction des @

Sinon romaindu76000 tu es dans quelle école car j'ai presque le même schéma.