documentation

[invite4d2ea755]

svp je veux le document suivant pour realisé la simulation ESD:

P. Zhou, D. Connerney, R. Carroll, T. Luk, “Modelling, Snapback and
Rise-Time Effects in TLP Testing for ESD MOS devices Using BSIM3and
BVIC Models”, 2005 NSTI Nanotechnology Conference & Trade Show,
May 2005.
merci d'avance
-----

[invitefaaca50b]

Tu contacte le site originaire de la documentation, et si c'est payant, tu l'achetes...