Salut :)

[invite57f1d927]

j'ai trouvé des difficultés pour écrire le programme VHDL concernant un diviseur de fréquence,j'ai comme entrée 50Mhz et on veut avoir 1Hz dans la sortie.
merci d'avance.
-----

[invite7a39c3be]

Gooooogle est ton ami ! Recherche des tutoriels tu auras la réponse a ta question.


PS: La prochaine fois metre un titre de sujet plus pertinant...

[stefjm]

Voir le cours, TD, TP si c'est à l'école...

[invite653ac363]

Salut

2 solutions :
1- les FPGA ( si il s agit bien d'un FPGA) ont des outils type PLL permettant de faire ça.
2- Passer d'une horloge de 50MHz à une horloge de 1 Hz c'est typiquement faire un compteur qui compte jusqu'a 50000000 ...

A+

[A voir en vidéo sur Futura]