variation fréquence

[invited46bc09d]

bonjour a tous et mes pour toute l aider que vous m'avez apporter. Je voudrais vous demander un dernier renseignement
voila j'aimerai savoir si quelqu'un a une technique très précisse (a 100hz prés) pour faire varier la fréquence d'un PWM de 100Khz a 1Mhz sur un FPGA parce que la je séche
j'ai déja utiliser la technique des compteurs mais pas precisse car il faut que ma frequence soit car il faut que ma fréquence soit proportionnel a ma fréquence de quartz (50 Mhz ou 25 Mhz).
svp help me .
-----

[inviteede7e2b6]

je ne vois guère qu'une structure PLL....

[invited46bc09d]

j'y est penser mais le problème est qu'on m’impose de faire sa numériquement. alors vous aller me dire ""il existe de PLL toute numérique" mais sa aussi je le sais le truc c'est que sa ma l'air extrêmement complexe a programme en vhdl donc si quelqu'un a une explication clair a me proposer je veut bien ou sinon directement le code en vhdl pour que je l'étudie merci d'avance .

[inviteede7e2b6]

te donner le code ne servira à rien....

c'est un exercice intellectuel qu'on te demande, pas simple je te l'accorde

[A voir en vidéo sur Futura]

[invited46bc09d]

le truc c'est que ceux code n'est pas mon but premier, j'ai encore beaucoup d'autre chose a faire et que je n'ai pas toute la vie devant moi
donc si on pouvais m'aidez un peu je pourrai peut etre finir mon projet a temps.

[inviteede7e2b6]

gérer le temps d'un projet fais partie du projet , si tu dis un jour à ton boss

"j'ai pas que votre travail à faire" il t’invitera à faire un tour chez "pôle fout rien "

[invited46bc09d]

personne ne peut me donner une piste

[indri]

Mais t'es obligé d'utiliser une pll interne du fpga pour avoir une fréquence plus élevée que celle du quartz

Sinon ton problème c'est bien:
-en entrée: un pwm à 100khz d'un rapport cyclique X
-clock à 25Mhz ou 50?
-en sortie tu dois avoir un pwm à 1MHz avec le rapport cyclique X
?

Ca me semble pas bien compliqué avec l'utilisation de quelques compteurs (mais le pwm à 1Mhz controlé par une clock à 25MHz risque de pas être très "fin")

[invited46bc09d]

je pense que je me suis mal exprimer je doit faire une Pwm a fréquence variable de 1Khz a 1Mhz avec des pas de 100hz et un rapport cyclique variable de 0 a 100% avec une pression a 1% prés

[inviteede7e2b6]

dans la question... ça démarre à 100 kHz...

[invited46bc09d]

heu oui pardon je me suis planter c'est bien 100Khz mais si je fait varier de 100hz en 100hz du coup sa revient au même

[invited46bc09d]

j'ai penser a autre chose si j'ai une fréquence de 1hz et que je la multiplie par ma fréquence voulu j'aurais ma fréquence voulue en sortie non ?
mais comment multiplier la fréquence ?

[inviteede7e2b6]

si on sait trés bien diviser en électronique , multiplier est plus délicat....

tu ferais donc mieux de partir avec une référence à 1mHz , et de diviser ....

[invited46bc09d]

enfaite comme je l'ai dit plus haut je voudrai de la precision donc si je suis ton conseil et que je part d'un fréquence d' 1Mhz et que je veux une fréquence de 964.2 Khz comment faire ?

[invitee05a3fcc]

comment faire ?

Le principe du synthétiseur .....
- Tu divises 1Mhz par 10000 , tu as du 100,00000Hz
- Tu divises ton VCO par 9642 , tu as environ du 100 Hz
- Tu corriges ton VCO pour que ces deux fréquences soient identiques

[invited46bc09d]

et es ce que c'est possible de le faire en numerique juste sur le FPGA

[inviteede7e2b6]

oui , tu cherches le diviseur de ton signal multiplié par deux....

tu divises avec retenue , sans t'occuper de la symétrie (simple problo de logique)

donc simple compteur ramené à "zéro" au moment idoine

et tu termines par un diviseur par deux pour retrouver la symétrie.