level shifter

[inviteec156f8a]

Bonjour a tous,

Dans le cadre d'un projet je dois realiser un level shifter.
L'entree est un signal 0 - 3,3V, il s'agit d'un IO d'un FPGA.
La sortie doit variee entre 0 et 5V. C'est a dire que je dois pouvoir regler la tension comme je le souhaite.
Par exemple, il doit etre possible de regler la tension de sortir entre 1V et 4V ou 1V et 3V ou encore 2V et 4V ...

J'ai realise un premier montage sur SPICE, la simulation fonctionne correctement (voir la piece jointe)
J'ai alors realise le meme montage sur une plaque de developpement et mon AOP oscille lorsque je regle la tension de l'AOP du bas autour de 0V.

Je pense egalement que j'ai un probleme avec le startup, parfois lorsque que je demarre l'alimentation, le montage est en C.C.
Je dois alors eteindre et rallumer le montage.

Merci de votre aide par avance.
-----

[inviteec156f8a]

Voici quelques details supplementaires :

L'AOP du haut fournit la reference du niveau haut. L'AOP du bas fournit la reference du niveau low.
La tension est actuellement reglee avec des potentiometres mais dans le futur ils seront remplaces par 2 DAC.
La sortie du FPGA est modelisee avec un signal carre. Cette sortie est suivi d'un premer level shifter pour palier du threshold sur le MOS de sortie.

[inviteec156f8a]

Voici le schema sous un autre format.
Mes excuses