bonjour tout le monde,
je suis un débutant en programmation vhdl, je voulais programmer un MUX a deux entrées (A, B, C et D) et une sortie (S). Une ligne de sélection (sel (sel(0), sel(1)) permet de choisir laquelle des entrées est dirigée vers la sortie.
voila mon programme
Capture.PNG
le probleme c'est que le bus de sélection sel n'est pas connecté aux bits de sélection de Mux:1 qui existe à l'interieur comme la montre la figure ci desous, et donc j'arrive pas à simuler le fonctionnement de ce Mux, sachant que qunad j'ai implémenté ce programme à la carte fpga ç'a bien fonctionné !!
RTl.PNG
-----