Question JTAG

[activmaker]

Bonjour à tous,

J'utilise assez régulièrement des MCU en JTAG pour programmer et debugguer. Je suis tombé sur un article qui m'intrigue mais je ne suis pas certain de comprendre.


Dans ce document on explique que :

Ce type de test peut être très simple (p. ex. allumer une LED et demander à un opérateur de confirmer si elle a été activée) ou plus complexe (p.ex. écrire des données dans la mémoire d’une RAM et les relire).

Je dois justement réaliser une carte dont le MCU communique avec un RAM . Avant lecture de cet article, j'aurai écrit une procédure de test qui aurait été appelé par un moyen externe quelconque ou un mode 'test' detecté au boot.
Je n'arrive pas à visualiser ce que le mode boundary scan apporte et comment l'exploiter . Il faut bien écrire un code de test ? on parle aussi de fichier BSDL. Parfait, j'ai trouvé ce genre de fichier , mais on en fait quoi ?
Si quelqu'un un peu éclairer ma lanterne , ce serait sympa.

Merci d'avance.
-----

[luc_1049]

Bonjour

Le jtag je pense est plus pour les services de test série des cartes en aval d'un laboratoire de développement. Il apportera sans doute une granularité de test plus fine en permettant de faire le test d'une équipotentielle. Il permettra via un programme jtag d'accéder et lire sans avoir je pense besoin d'un système couteux de lit à clous et dépasse et complètera un testeur à sonde mobile qui est capable de mesurer et contrôler les erreurs de montage, par exemple une résistance oubliée ou mauvaise.

Il se justifie sans doute sur les cartes cms complexe avec des composants à pas fins voir des bga pour lesquels les pistes ne sont pas accessibles soit carte carte dense ou router en intérieur pour le domaine de la défense par exemple pour sécuriser l'électronique.

Pour une carte sans microprocesseur embarqué, par exemple un fpga là je pense que c'est un plus car elle est dense, mais une carte sans micro c'est particulier.

En laboratoire de développement c'est sans doute un outil en plus à mettre en oeuvre pour faciliter le test, s'affranchir d'un lit à clous par encore réalisé cause planning ou pas prévu .
cdlt

[jiherve]

bonsoir,
en effet le JTAG est à la fois utilisé pour programmer in situ mais aussi pour effectuer des tests poussés.C'est complémentaire des tests Takaya et ne demande pas de machine couteuse mais développer un test JTAG cela commence au niveau de la conception car il faut une chaine JTAG couvrante donc cela contraint pas mal le choix des composants (buffer par exemple) et se poursuit par l’écriture du programme de test, c'est tout un métier.
JR

[activmaker]

Bonjour,

Merci pour les réponses, je comprends que les tests JTAG c'est pas au niveau amateur, tant pis , je m'en passerais . Mais j'ai une autre question sur le Jtag : J'envisage d'utiliser un ST-LINK. Ce programmeur utilise un connecteur JTag 20 (Pas 2.54 ). Par contre pour des raisons d'encombrement sur la carte je veux utiliser du Jtag 10 (Pas de 1.27 ). Ca me semble simple de faire un adaptateur pour passer de 20 à 10 , j'aimerais savoir si il y un piège (J'envisage de "mapper" les broches du 20 vers le 10 de manière simple ) . Vos avis sont les bienvenus.

A bientôt.

[A voir en vidéo sur Futura]

[jiherve]

bonsoir
tant que tu respectes le câblage cela devrait fonctionner, attention toutefois aux liaisons de masse qui pourraient être utilisées pour diminuer la diaphonie ou procurer une adaptation d'impédance.
JR

[luc_1049]

Bonjour

Pour compléter le sujet, sur des cartes complexes avec composants programmables via jtag ou seulement testable via le jtag, j'ai pu constaté des incompatibilités qui contraignaient à ne pas relier les bus jtag ensemble pour chainer les bus jtag, de mémoire cela bloquait la programmation de certains composants type epld.
La solution c'était alors en test jtag de recréer le chainage provisoirement.
cdlt