Le Programmateur RCD pour PICs?

[ZorgloubPirlouis]

Bonjour à la communauté.

Comme certains parmi vous, je présume, j’utilise un ou l’autre programmateur de PIC conçu selon le système « JDM Programmer ».

Le défaut mis en évidence de ce Programmateur JDM est qu’il pose problème pour les PIC disposant d’un oscillateur interne et pour lesquels on a configuré les « fusibles » INTOSC et MCLR_OFF.
C’est le cas cité, par exemple pour les petits PIC12F629/675

Lorsque ces puces sont programmées la première fois, tout se passe bien.
Cependant, si vous essayez ultérieurement de les lire ou de les réécrire, elles sont lues comme vides et ne peuvent pas être écrites !

Le problème vient du fait que pour gérer ce type de PIC il faut d’abord appliquer la tension de programmation (VPP) et ensuite alimenter le Pic.

MAIS les JDM Programmer ne gèrent pas correctement ce processus d’alimentation car ils alimentent directement le PIC sans attendre l’application préalable de VPP !


Un certain Feng San a alors conçu un « RCD Programmer » qui règlerait ce problème…

Je joins le schéma de ce système en annexe.

Ma question est alors celle-ci : Quelle partie de ce circuit induit un retard à l’alimentation du PIC par rapport à VPP ?

Je vois bien un circuit RC mais tel qu’il est conçu et placé là, je ne vois pas son utilité !?

Merci d’avance


-----

[Sweeban]

Bonjour,

Peut-être cela ?..

Au début le 470µF est un CC. La tension instantanée appliquée est de Z 13v sur la pin Vpp
Au même moment, R5/C2 mettent 1 certain temps a se charger
Ce petit décalage est peut-être suffisant ?..

[antek]

Oui mais Vdd est justement aux bornes R5/C2. Peut-être que la tension de seuil de la diode machin apporte un retard suffisant.
Sont pénibles ces schémas illisibles . . .

[ZorgloubPirlouis]

En fait, je ne vois pas du tout la fonction du "circuit RC" composé de R5/C2 .
Il ne doit pas avoir d'influence sur le temps d'application de VDD.
Ca n'aurait pas été le cas si on avait prélevé VDD aux bornes de C2 qui met effectivement un petit temps à se charger... mais ce n'est pas le cas ici.

Ce R5/C2 ne me semble avoir aucune influence sur la ligne d'alimentation VDD !?

La "diode machin" est une 1N4148 qui doit avoir une commutation assez rapide (?)

[A voir en vidéo sur Futura]

[Sweeban]

Re,
Oui, je suis d'accord avec vous 2 !
En fait j’étais pas entièrement convaincu par ma partie d'explication sur R5/C2...
Ma réponse n'est donc qu'une tentative de compréhension & d'explication.
Peut-être que la tension "qui baisse un peu et très momentanément " lors de la charge de C5 joue -t-elle 1 rôle
en étant couplé au temps d’établissement de la diode (comme suggéré par Antek ) ...
En tout cas, "ça doit se jouer à peu" en terme de timing !

Bien à vous

[Sweeban]

Re,
En y réfléchissant un peu, cela fonctionne car on "joue" sur la vitesse de montée en tension ?
Seuls 5µs suffiraient d'après Feng3 ...
Pj :

[ZorgloubPirlouis]

Ce ne serait alors que l'effet "tension de seuil" de D5 qui provoquerait ce petit délai ?
Je ne vois toujours pas la nécessité et l'effet du couple R5/C2. !?

[umfred]

bizarre, je ne vois pas ce schéma sur le site (ou je n'ai pas les yeux en face des trous ce qui peut être possible) https://feng3.nobody.jp/en/rcd.html
En fait, si mais tu l'as réarrangé, avec une erreur de copie sur le sens de C1 par rapport au schéma du site.

[ZorgloubPirlouis]

En effet Umfred, bien vu au « jeu des 7 erreurs »: le C1 est inversé… MAIS quelle est la bonne orientation ??

Par ailleurs, ça ne fait malheureusement pas avancer le Schmilblick concernant la question du retard d’application de VDD initialement posée

Et tant qu’on relève les probables erreurs (de ce site ou de mon schéma ?) il y en a une autre qui m’interpelle.

En effet, Feng San précise qu’appliquer VPP avant VDD (VPP-First) est nécessaire dans le cas où on a configuré INTOSC et … MCLR_OFF.

Les spécificités de programmation de ces PIC12F6xx sont détaillées dans la notice 41204D de MicroChip, téléchargeable à l’adresse http://ww1.microchip.com/downloads/e...Doc/41204D.pdf

En son point « 3.0 PROGRAM/VERIFY MODE » on y explique qu’il y a deux méthodes pour entrer dans les modes programmation/lecture.

Il y est précisé que la première méthode « VPP First », qui nous intéresse ici, doit être utilisée si les options INTOSC et MCLR interne sont sélectionnées (FOSC<2:0> = 100 ou 101 et MCLRE = 0).

Si le MCLR interne est sélectionné… il n’est donc pas configuré en MCLR-OFF mais bien MCLR_ON !
Me trompe-je au niveau de la traduction ??

(La seconde méthode « VDD-First » est valable dans tous les cas, sauf lorsque les options INTOSC et MCLR interne sont sélectionnées.)

Il est également précisé que l'entrée première de VPP empêche le MCU d'exécuter du code (qui aurait été programmé précédemment dans le PIC) et le fait ainsi entrer dans le mode Program/Verify.

De mon avis, en effet, si MCLR est ON (=Reset activé), le PIC se Resetera lors de l’application première de VDD et démarrera le précédent programme présent dans le PIC, et l’empêchera de passer en mode programmation ou lecture.
Il faut donc dans ce cas (MCLR_ON), me semble t-il, appliquer VPP en premier pour le « forcer » à passer en mode programmation/Lecture et ne pas activer le Reset du PIC.

A noter également que la notice de Microchip montre le chronogramme évoqué sur le site de Feng San, et repris ci-dessus, par Sweeban mais que la valeur de 5usec n’est cependant pas précisée par Microchip !

A ce stade, il me reste donc quelques interrogations :

1) Sens valable de C1 ?
2) Qu’est ce qui provoque le retard d’application de VDD (question initiale) ?
3) Délai retard nécessaire ? (5us ?)
4) « VPP-First » pour MCLR_ON … ou OFF ?


Merci à l’Equipe.

[Sweeban]

Non, je n'ai rien "réarrangé" du tout !
Heu ?...

[Sweeban]

Bonjour,
" Ce ne serait alors que l'effet "tension de seuil" de D5 qui provoquerait ce petit délai ?
Je ne vois toujours pas la nécessité et l'effet du couple R5/C2. !? "
Ne pas confondre "tension de seuil" et "temps d'établissement"
Je dis simplement qu'il peut y avoir une petite chute (légère) de tension au chargement de C2 qui associé au temps d'établissement de D1
Ce n'est qu'une hypothèse car tout comme toi, je ne vois aucun autre élément qui puisse retarder la tension appliqué à Vin du µC

Bonne journée

[umfred]

Dans la doc des 12FXXX que tu donnes:

In the PIC12F6XX/16F6XX, the programming high voltage is internally generated. To activate the
Program/Verify mode, high voltage needs to be applied to MCLR input. Since the /MCLR is used for a level
source, /MCLR does not draw any significant current.

bit 5 MCLRE: /MCLR Pin Function Select bit(5)
1 = /MCLR pin is MCLR function and weak internal pull-up is enabled
0 = /MCLR pin is alternate function, /MCLR function is internally disabled

si MCLR est interne, la pin est utilisée pour sa fonction alternative.
Dans la doc du 12F609 https://ww1.microchip.com/downloads/...ets/41302D.pdf

bit 5 MCLRE: /MCLR Pin Function Select bit(3)
1 = /MCLR pin function is /MCLR
0 = /MCLR pin function is digital input, /MCLR internally tied to VDD

Le temps de 5µs est indiqué dans les tableaux sous leurs noms Tppdp (5µs mini) et Thld0 (5µs mini)

[Sweeban]

On parle de 12F629/675 et tu fais référence à spécifications de 12F609/615...
Par contre, que nous apporte ton Post sur un "décalage temporel" entre Vpp et Vdd?

[umfred]

Je n'avais pas vu la référence au 12F629 (lu en diagonal trop vite) mais ça ne change rien à mon post, on retrouve les mêmes éléments.
mon post n'apporte rien sur le décalage, mais sur les autres points (on peut ne répondre qu'à certains points, non ? )

[Sweeban]

Bien sur !
Ho le vilain Smilley Je ne dénigre pas ton Post !
Mais je ne comprends pas ou tu veux en venir....

[jiherve]

Bonsoir
le mieux c'est de bien recopier le schéma et de lire les explications:

C1 is a charge pump capacitor*. This works voltage doubler. When TxD is negative voltage, C1 is charged through D7 from GND. If TxD carries out turn-on, since it will become positive voltage, the voltage charged in C1 is raised. The created high voltage is regulated by D7 to about 13V. If TxD carries out turn-on, both supply voltage will be created. CTS and RTS also join creation of supply voltage. This VDD is delayed and is applied by C2 and R4. D1-D5 are clump diodes. Since voltage drop is within the limits which can be disregarded, general purpose small rectifier is sufficient as the diode to be used. e.g. 1N4148,1S1588(Toshiba),1S2076A (Renesas or Hitachi),1S133(ROHM) .

JR

[ZorgloubPirlouis]

Bien le bonjour à vous qui participez avec passion

Le lien de Microchip que je donnais pour les spécifications de programmation des PIC 12F6xx date de 2004.
Une indication préliminaire précisait que cela concernait les • PIC12F635 • PIC12F683• PIC16F636 • PIC16F684• PIC16F639 • PIC16F688.

Depuis d’autres PIC sont apparus sur le marché, dont probablement les 12F629/675 qui m’intéressent ici.
Je pense donc que les spécifications de programmation sont effectivement valables pour toute la famille des 12F6xx.

Dans le pdf dont je donnais le lien de Microchip, la valeur du délai de 5µsec n’apparait pas sous les chronogrammes, ni dans la littérature.
Pas plus d’ailleurs que dans les 132 pages du DataSheet du 12F629/675.

Imfeld a donc trouvé une valeur de 5us dans le DataSheet du 12F609.
Malheureusement j’ai fait défiler les 212 pages de ce DataSheet mais je n’ai pas trouvé la page.
(@ Imfeld : Pour notre info, Si tu pouvais préciser la page, ce serait bien. Merci)


Bon, bien, certes, bref, mais ne nous éloignons pas du sujet …

@Imfeld : Bien, tu cites les pages relatives à /MCLR.
Bien MAIS, en clair, qu’en tires tu finalement comme conclusion ??
Il faut VPP-First pour une configuration ( à déclarer dans le code ou dans les cases à cocher de IC-Prog) MCLR_ON ou OFF ??


Pour info, un internaute me donnait la suivante explication qui pourrait être utile pour le fonctionnement de ce RCD Programmer :

« Lorsque TXD (broche série 3) est à l’état Bas, il charge C1 à -7V.
---NDLR : Une charge à – 7v ?? Ce qui expliquerait la position « inversée » de C1 ??
Lorsque TXD passe à l’état Haut, il double la tension sur C1 et commence à charger C2 via R5
Lorsque C2 est chargé à 7V, la diode zener D7 commence à réguler la tension »

La partie du schéma qui provoquerait le retard à apporter à VDD (qui semblait être la particularité de ce circuit !) me reste cependant totalement inexpliquée …

[jiherve]

re
le montage est une pompe à diode qui exploite les basculement du signal TX pour creer le VPP qui par consequent sera à un potentiel plus élevé que celui de TX et cela demande que la chimique soit dans ce sens.
JR

[umfred]

Toujours dans la doc que tu as fourni, en page 30 (suffit de chercher la désignation du temps dans le pdf, merci CTRL+F)

ou page 21 de la doc correspondante pour le 12f629 > https://ww1.microchip.com/downloads/...Doc/41191D.pdf

Et pas de question à se poser pour le 12F629, Vpp doit être présent avant dans tous les cas (cf le chronogramme de la page 5 de ce dernier document)

[ZorgloubPirlouis]

Merci pour vos réponses et considérations constructives échangées jusqu’ici.

On a donc :
- 5usec min pour le délai
- Le condo polarisé C1 doit être inversé tel que sur le site du créateur

Reste à déterminer :
- « VPP-First » pour MCLR-ON ou MCLR-OFF ?
- Comment est obtenu ce délai à appliquer à VDD ?

[ZorgloubPirlouis]

@Umfred
D'après ton poste #12 et la littérature citée.
Penses-tu que VPP-First est obligatoire pour MCLR_OFF ou MCLR_ON ?

[jiherve]

bonjour
la doc est claire !
Si on a utilisé la pin MCLR pour autre chose que le reset alors VPP first, ce protocole étant compatible de tous les cas c'est donc celui à utiliser par défaut.
JR

[umfred]

La réponse est dans mon dernier post #19: avec le 12f629, c'est obligatoirement Vpp First