problème simulation analogique

[invite1cf15839]

Bonjour à tous !
J'ai un petit soucis concernant une simulation analogique de circuit logique via pspice :

pourquoi y-t-il un potentiel au niveau "diviseur de tension" quand le Vpulse (V1) est à 0 ?

Je ne vois pas comment ce montage fonctionne pour produire une impulsion de courte durée en réponse à un front montant

Merci de m'aider


le schéma:

-----

[invite1cf15839]

Voila ce que me donne pspice :

Hello,

le seuil de déclenchement de U1C est retardé par rapport à celui de U1A car le diviseur de tension formé par R1 et R2 abaisse la tension appliquée à l'entré de U1C : sur un front montant, lorque la tension de seuil est déjà atteinte pour déclencher U1A, il faut attendre encore un peu pour qu'elle soit atteinte pour déclencher U1C.
il suffit ensuite de construire la table de vérité du système pour connaitre l'état de la sortie U2A.

A+,

Bruno