adressage indirect indexé

[Nathex]

Bonjour,

Lorsqu'on utilise un adressage indirect indexé en assembleur(x86-64),
on a donc comme syntaxe: <taille> ptr[<base> + <facteur>*<index> + <déplacement> ]
Je me demandais comment devons nous représenter le <déplacement> (sa taille, en cplt à 2, en val signée, ...) et comment allais s'effectuer l'addition avec le reste?
ex: est ce équivalent un déplacement de "-5" à un déplacement de "0xA" ;
J'aurais tendance à dire que pour la cohérence, <déplacement> doit être codé en 64 bits mais 64 bits valeur non signée ou 64 bits valeur signée?,...

Merci d'avance pour vos retours!
-----

[Jack]

En principe l'offset est exprimé en compliment à 5 et une extension de signe est effectuée au moment du calcul de l'adresse.

[polo974]

En principe l'offset est exprimé en compliment à 5 et une extension de signe est effectuée au moment du calcul de l'adresse.

ce n'est pas un compliment, il faut un complément d'information...

[Jack]

Pourtant je n'avais pas bu ...
lire "complément à 2".

[A voir en vidéo sur Futura]

[Nathex]

Parfait merci donc si je suis bien informé, l'offset peut prendre les valeurs de -2^32 à 2^32-1 et exprimé en c2 et lors du calcul de l'adressage, l'offset sera prolongé sur 64 bits pour l'addition

[Jack]

Je suis un peu remonté dans le temps en remettant la main sur de vieux bouquins et il semble qu'avec un 8086, l'offset soit de 16 bits non signé.
De quel processeur parles-tu exactement?

[Nathex]

Processeur x86 en 64 bits

[Nathex]

Mais l'info que je voulais surtout c'était bien le complément à 2, dans mon cours, il était écrit simplement valeur signée donc j'hésitais sur la bonne interprétation.
Après la taille de l'offset, j'ai lu que c'était 32 bits mais ce n'est pas le plus important.

[Jack]

Si la valeur est bien exprimée en complément à 2, l'unité de calcul d'adresse effectuera bien une extension de signe à l'opérande de plus petite taille afin de l'aligner avec celui de plus grande taille