Idées de projet vhdl

[invite331e4ee5]

bonjour,

je suis débutant en vhdl et je dois réaliser un projet vhdl...
Auriez vous des idées de projet à me faire parvenir?

Merci d'avance
-----

[jiherve]

Bonsoir
de complexité moyenne mais tout de même démonstratif un UART 110BDS/115200 BDS
environ 250 lignes!
JR

[inviteacb3e291]

Bonjour,

j'ai trouve cette note d'appli. si ca peut t'aider
http://www.alse-fr.com/English/UARTS.pdf

[invite74b500b2]

Desolé si le sujet est déjà un peu vieux mais j'ai besoin d'idée pour mon projet en VHDL.
Alors si quelqu'un à quelque chose d'interressant alors n'hésité pas. Merci d'avance....
Cordialement

[A voir en vidéo sur Futura]

[invited76c3d88]

réalisation d'une mémoire fifo ou LiFO (gestion des flags et tout)...
Un chrnomètre, un diviseur de fréquence, un compteur...

[invited76c3d88]

ou tu veux plus difficile?

[invite74b500b2]

oui je veux plus difficil.
j'ai même déjà fais un diviseur de fréquence variable avec le générique et tout.
Donc si t'as plus difficil alors je le prends !

[invited76c3d88]

II– Réalisation du MODULE A

1. Diviseur :
Ce sous module assure la division de l’horloge HOR à 48 MHz afin d’obtenir un signal de fréquence 10 kHz permettant de cadencer l’envoi de chaque bit.

2. Compteur Front Montant/Front Descendant :
Grâce à ce sous module, on compte les différents fronts montant et descendant de l’horloge 10 KHz afin de pouvoir positionner la sortie clk au repos (clk = 1) ou active (horloge 10 kHz).
Dans notre cas, la sortie clk se positionne au repos (niveau logique 1) lorsque 8 fronts montant et descendant auront été comptés (correspondant à l’envoi de 8 bits). La sortie clk sera à nouveau active si le signal raz est actif (envoi d’une nouvelle donnée).

3. Sérialisation :
Ici, ce module effectue la sérialisation de la donnée 8 bits présente sur donnée, cette donnée est sérialisée grâce au cadencement 10kHz (clk) du sous module sérialisation.
Pour se faire on va procéder par décalage du bus donnée. C'est-à-dire que le bit 0 va être envoyé, ensuite on décale les bits 8 à droite et nous répétons cela 7 fois. On aura, au total, envoyé nos 8 bits de commande un à un.


MODULE B :

Le module B nous permettra de réceptionner la donnée série émise par le module A puis de l’envoyer à l'afficheur lcd.
Le module permet simplement la désérialisation des données reçus par le Module A nommée data et qui a été envoyé grâce à l’horloge clk.


amuse toi et si tu veux des trucs plus compliqués dit le moi jt'ai envoyé un petit schéma...

[jiherve]

Bonsoir,
Tu peux tenter un contrôleur SDRAM et si cela ne te suffit pas un contrôleur DDR!
Pourquoi pas un contrôleur NAND flash ou un south bridge,voire un mac Ethernet!
Bon courage!
JR

[invite74b500b2]

Merci pour toutes vos suggestions.
Dite moi, est-ce que je peux faire une petite calculatrice scientifique sur le VHDL ?

[invite3bf40127]

Et bien j'ai une idée, c'est de réaliser un decodeur HDB3 polyvalent par exemple.

[jiherve]

Bonsoir,
Pour les opérations +,-,X c'est trivial avec les FPGA modernes, souvent on a aussi la macro de division.
Cette dernière opération est un bon exercice de codage, voir Newton Raphson, ou bien division euclidienne.
http://fr.wikipedia.org/wiki/Division_euclidienne
Pour les fonctions transcendantes il y a des algorithmes usuels: CORDIC par exemple
http://fr.wikipedia.org/wiki/CORDIC
Basiquement la version la plus simple cela ne demande qu'un additioneur série, quelques portes, compteurs et registres à décalage, c'est le premier type de calculateur que j'ai eu à mettre au point en 1973, full TTL logic!
Il existe d'autres méthodes utilisant des approximation polynomiales.
JR

[invite74b500b2]

C'est vraiment très intéressante, donc je vais me mettre sur ce projet.
Bon voilà; l'idée général, c'est de codé en "vhdl" une calculatrice de poche offrant toute (ou presque toute) les fonctionnalités proposé par les calculettes se trouvant sur le marché (y compris la gestion de l'affichage et le convertisseur analogique numérique pour les touches).
Donc si quelqu'un à des idées à partager n'hésite pas.
Je vous tiens tiendrai au courant de l'évolution.

[jiherve]

Bonsoir,
Il n'y a pas de CAN pour les touches mais un encodage matriciel.
JR

[invite74b500b2]

Oui je c'est ce que je voulais dire (c'était un abus de langage).
je réfléchi sur la gestion de la mémoire.
En fait je penses utilisé le binaire coder en décimal pour l'acquisition des entrées tapés sur la touche.

[invite74b500b2]

Est ce que quelqu'un sait comment faire un pointeur en VHDL?
Je m'explique, en fais j'ai créer une matrice d'éléments qui représente ma mémoire.
Maintenant je veux pouvoir accéder à des zones mémoires spécifier en utilisant juste une variable. Un peu comme les pointeurs en C.


Cordialement

[invitee05f9a10]

salut svp vous avez le corrige de cet exercice

[jiherve]

bonsoir
dernière activité le 28 octobre 2009, nous avons changé deux fois de président depuis!
JR