[Projet, faisabilité, enrichissement] contrôleur pour écran PSP

[invite63571775]

bonjour a tous,

après un long break sur les hobbies pour rédaction et soutenance de thèse ( a présent je suis Docteur en mécanique ), je me remet a mon projet de contrôleur pour écran PSP.

le projet est encore en phase d'étude de faisabilité ( mes connaissances en électronique ne sont pas très larges ). après de multiples versions et lectures, je suis arrivé au désigne suivant :

*) un µC PIC18F452 : je connais pas les pic, j'avais l'intention de faire avec deux AVR ( plus puissant que les PIC ? ) a la manière d'un projet que j'ai vu sur le net concernant un écran sony acx705akm ; cependant j'ai reçu 3 µC de chez microchip 18F452, 18F252 et 16F84A et la lecture du datasheet m'a rendu optimiste. fréquence envisagé 9MHz+PLL, synchronisé avec l'écran.
les modules a implémenter ( en C avec C18 ) sont :
1- produire les signaux de synchronisation : Disp, Vsync, Hsync
2- Gérer la DRAM :
[ prioritaire ]
===> piloter le port SAM :
implémentation du mode SERIAL READ CYCLE
implementation du mode REAL TIME READ TRANSFER CYCLE
===> rafraîchir les données en RAM
implémentation du mode HIDDEN REFRESH CYCLE
[ secondaire ] écriture de la prochaine image sur la DRAM :
implémentation du mode FAST PAGE MODE WRITE CYCLE
3- communiquer avec une source de données : PC, SD/MMC ( objectif secondaire pour l'instant )

*) la DRAM que je veut utiliser est dispo sur Ebay (avec datasheet en link) : http://cgi.ebay.fr/8-LOT-5V-256Kx4-8...QQcmdZViewItem
Question : existe-t-il une bibliothèque C pour gérer la DRAM ( j'ai trouver sur le site de microchip des App-note sur EMI ( external memory interface ) mais apparemment c'est que pour de la SRAM !

*) l'écran PSP : http://document.sharpsma.com/files/L..._SP_122805.pdf
problème, les signaux logiques sont en 2.5V d'où la nécessité d'utiliser un level switch ( http://focus.ti.com/docs/prod/folder...4cb3t3384.html ) difficilement trouvable dans le commerce ( samples possible ?? ) plus le package SMD ( j'ai jamais soudé de SMD !! )


Ma première étape et d'approfondir ma connaissance des PIC18 et de C18, implémentation des modules et simulation sur Protéus.

Voila donc, je ne met pas ce poste dans la section projets car je ne suis pas sure de pouvoir le réaliser dans un délais raisonnable ( en recherche de logement et de boulot !! )

Vos remarques, suggestions et aides éventuelles seront grandement appréciées

PS : Si j'avance bien durant les vacances, je vous demanderais éventuellement une aide pour le PCB
-----

[invite2562e666]

Bonjour, Atmos

Je ne sais pas ce que tu veux faire avec un écran de ce type, mais ce que je peux t'affirmer c'est que tu ne sauras vraiment pas faire grand chose avec un pic même 18, 24 ou 33. En général, ce type d'écran est géré par des processeurs 32bits type arm, coldfire de quelques dizaines de mips au grand minimum.
Calcule :
- la mémoire dont tu auras besoin,
- la bande passance (vitesse de transfert)
- le besoin en calcul
et fais une petite recherche,
tu verras vite que driver ce genre d'écran avec un pic 18 est un peu comme tirer un camion de 30 tonnes avec un moteur de 2 CV.
Quelque chose genre ceci : http://www.lextronic.fr/ssv/PP.htm me semble plus approprié.


thierry

[invite63571775]

merci thm,

pour la mémoire j'ai fait le calcul ( 480*272pixel*24bit ), c'est pourquoi je m'oriente vers de la RAM vidéo double port dédié ( voir datasheet dans mon premier poste )
je pense mettre les puces en parallèle pour obtenir le bus de 24bit ( donc 6puces*4bit ). la vitesse typique d'alimentation en données est 9Mhz, chose réalisable grace au registre série (SAM) de la mémoire vidéo a utiliser et qui demande seulement un signal d'horloge a cette fréquence.

la fréquence des signaux de synchronisation est de ~17Khz pour Hsync et de 60 Hz pour Vsync ( réalisablent !! )

le pic ne fait pas le traitement de l'image ( pas de conversion A/N ), le but dans un premier temp est de recevoir une image bitmap aux dimensions exactes ( 480*272pixel 24bit ) et de l'écrire dans la DRAM.

le plus gros c'est la gestion de la DRAM ( écriture + rafraichissement )

je n'ai pas d'application typique pour mon projet ( c'est pour m'amuser un peu et apprendre sur un sujet qui me passionne ), mais pense plutot a un cadre photo en mode diaporama que a un écran vidéo.

ps: un second µC pour le traitement du signal video et le convertir en une suite de bitmaps 480*272 peut etre envisagé, mais ceci est une autre histoire

voila !!

[invite2562e666]

Bonsir, Amos

Et as-tu calculé comment et en combien de temps tu vas "remplir" cette mémoire écran (tenant compte du "buffer" qui sera forcément limité à la ram du pic) ? Tu parviendras peut être à afficher une image fixe, mais je pense que tu peux exclure toute animation, tout recalcul de celle-ci et tout rafarichissement.
Dans ce cas, ce serait peut être plus malin d'utiliser directement et simplement le port parallèle d'un PC?

Sinon, je n'ai toujours pas saisi le but de la manip.

thierry

[A voir en vidéo sur Futura]

[invite63571775]

effectivement, remplir la RAM est long.

j'ai calculer qu'il faut un minimum de 5 cycles pour écrire un pixel PIC==>RAM, si en plus on tien compte du temps de réception EXT==>PIC on peut le doubler. la mémoire du PIC ne peut contenir plus d'une ligne ( 480 pixel )

le calcul donne 6~7 frames/seconde, si on redessine totalement l'image.

dans mon cas je pense a ne redessiner que ce qui doit l'être du style écrire un texte ( mise a jour d'une partie infime de l'image correspondante a un caractère a chaque fois )

le but de la manip est purement didactique et ludique

PS : je ne connais pas les microcontrôleurs/processeurs ARM & co, je jette un coup d'oeil, merci pour la suggestion !!

[invite63571775]

Re, thm
en repassant un peu les sujets du forum, je suis tombé sur plusieurs postes a toi ou tu parle des freescales 68HC(S)8. vu comment tu les décrit et la puissance de ces µC je me laisserais bien tenter par le remplacement du PIC.

a tu des liens intéressants ( Tuto, programmateur, instruction, guide de sélection du bon µC .... )

merci


PS : 02:45, toujours pas au dodo (demain 8:30 au bureau, la machine a café va chauffer !! )

[invite2562e666]

bonjour, Amos

Je ne te peux que te conseiller que le site du fabricant www.freescale.com . Il existe une famille cohérente et très moderne de µC de 8, 16 et 32 bits : MC9S08, MC9S12, MCF5xx . Leurs gros avantage : performance, facilité et surtout le debug BDM.

Un site francophone : www.68hc08.net

thierry

[invite63571775]

salut a tous, petite avancée dans mon projet

suite aux remarques de thierry alias "thm", voila quelques jours que je planche sur une solution alternative aux microcontroleurs dans mon design : un circuit personnalisé sur CPLD.

Avantages :
sorties en 2.5V, entrées tolérant le 5V,3.3V,2.5V plus besoin d'un level switch
tout est parallélisable a souhait
vitesse de traitement imbattable face au µC de base
un environnement de développement gratuit et convivial chez Xilinx
pas cher, si on considère tout ce que ça remplace

Inconvénients :
j'ai due me taper un langage de description matérielle ( Verilog, j'ai trouvé que c'est le plus simple ça s'approchant beaucoup du C que je connais bien !! )
faudra que je me mette au CMS !!

Mes objectives étais :
1- produire les signaux de synchronisation : Disp, Vsync, Hsync

j'ai réussi a faire le "V1.0" du bloc de synchronisation, ça compile et s'implémente sur un XC9572, la simulation donne de bons résultats

2- Gérer la RAM

je compte utiliser une SDRAM classique ( que je pense prélever sur une vieille barrette ). pour la gestion, Xilinx fournis avec son interface de développement des tutorials et des samples codes sur les contrôleurs SDRAM. je planche actuellement dessus pour faire une version lite convenable a mon utilisation.


Voila pour l'avancement,
si des connaisseurs de Verilog passent par la, je voudrais bien avoir votre avis sur mon code ( possibilité de faire plus simple, optimisations diverses, ou bug caché )

[invitec743f556]

Bonjour Amos,

Je suis très interressé par ton projet car je voudrais faire le même..

J'était parti pour mettre un PIC24H dans le montage mais il me semble que le PIC est trop juste.
Même si microchip viens de sortir le 32Bits, je coince a savoir comment aborder le probleme.

Ou en es-tu ?

Felipe.

[invite63571775]

salut,

ben pour l'instant la réalisation est au point mort pour cause de recherche d'emploi et de déménagement prochain !!!

sur le principe , c'est plutôt finalisé : mon but est didactique les solutions que j'ai retenu ne sont pas les plus évidentes !

1 - un pic 18F252 ( sample de chez microchip ) dispo dans mes tiroires va jouer le role de cerveau
2 - des CPLD Xilinx XC9572XL ( acquis sur Ebay pour moins de 1€ pièce ) vont jouer le role de contrôleurs graphiques et mémoire
3 - des FIFO ( acquisition prochaine toujours chez Ebay pour un bon prix ) vont jouer le role de buffer d'affichage
4 - de la DRAM FPM de récup sur barrette d'ordinateur pour mémoire centrale

descriptif :

effectivement un µC classique est bien trop lent , c'est pourquoi j'ai pensé ajouter des périphériques en logique programmable pour le soulager du gros du travail.

le pic initialise la DRAM au Reset et met sous tension l'écran ( séquence du datasheet ) , il met en marche le CPLD #1 qui génère la synchronisation et fait office de level shifter pour le passage 5V => 2.5V

le cpld #2 controle la DRAM, une FSM ( que j'ai pas encore implémenté ) transfert les data de la DRAM vers la FIFO a chaque fois que celle la est semi vide ( liaison directe entre DRAM et FIFO, pas d'intervention du PIC ), ce qui laisse largement le temps pour l'écriture dans la DRAM soit directement de l'extérieur , soit par le biais du PIC ( utilisé pour interfacer une SD ou pour générer des caractères alphanumériques )

l'écriture dans la DRAM peut de faire par bloc donc pas besoin de taux de transfert énorme ( je ne veut pas réécrire les image a chaque frame mais plutot les mettre a jours en ajoutant un caractère par exemple )

voila , c'est pas le plus compacte , ni le plus simple des désigne mais je ne suis qu'un débutant qui apprend au fur et a mesure

PS : quelques liens pour les prog des CPLD

http://www.latticesemi.com/dynamic/v...ocument_id=891

http://www.fpga4fun.com/GraphicLCDpanel.html

bien cordialement

[invitec743f556]

Salut Amos.

Merci pour ta réponse.
Déja, bonne chance pour le boulot et le déménagement.
Avec ce projet, tu devrais plus facilement trouver du travail !.

J'ai regardé tes liens et je suis bien tenté d'acheter un carte d'évaluation.
Le pb, c'est que ca colle pas avec le connecteur PSP.

Comme je suis très a laise dans le routage de carte ( expérience jusqu'a BGA ), je me demande si çà serait pas plus mal qu'on fasse une carte qui colle directement avec ce qu'on a :

PIC + Xilinx + Ram + connecteur PSP.

Je peux m'occuper de toute la partie hardware si necessaire ( ou t'en laisser des étapes si tu veux .. )
Je suis au Canada mais viens en France en Janvier.
Le canada est proche des US ce qui peux simplifier certains achats.
En outre, j'ai déja fabriqué des cartes en Chine.

J'aimerai juste un partenaire de travail.

Qu'en penses tu ?

Felipe.

[invite63571775]

ouah , tu est vraiment plus spécialiste que moi en la matière !!

pour le boulot je suis PHD en mécanique numérique mon domaine c'est plutôt le calcul de structure et les FEM ( donc rien a voir avec l'électronique que je fait juste comme hobby )

pour les liens celui de fpga4fun est juste pour illustrer le code verilog servant de contrôleur de synchro, j'avais dans l'idée de faire une carte perso et non l'utilisation d'une carte toute faite !!

maintenant si tu est vraiment balaise en électronique , je te propose de faire avec un fpga directement, il existe des contrôleurs de lcd complets et libre sur ( je les utilise pas car mon objectif est de le faire moi même pour m'instruire ):
http://www.opencores.org/projects.cg...a_lcd/overview
http://www.opencores.org/projects.cg...3dc02/overview

les plus avec les FPGA c'est que les FIFO peuvent y être intégrés ( utilisation des bloc RAM ) et comme il y a plus de ressources que dans les cpld , tu peut te passer du pic !!!

les spartan 2/3 sont de bon candidats pour le job, le hic c'est que c'est pas facilement trouvable en boitiers simple a souder pour moi

voila , je veut bien cooperer avec toi , mais pour l'instant j'ai d'autres priorités ( je commence mon nouveau job le 1 décembre et c'est pas de la tarte !! ). cependant je serais ravis d'avoir des nouvelles de ta progression

bien cordialement

[invitec743f556]

Je suis meilleur dans le hardware que dans le software
La programmation FPGA était un de mes sujets en DUT Génie électrique ( il y a 10 ans ) mais comme j'ai jamais pratiqué, me voilà reparti de zéro.

J'ai regardé tes liens.
Je comprend les idées mais je suis incapable d'emboiter toutes les pieces.

CPLD ou FPGA, comment choisir ? Quelle est la solution la moins chere ?
Quelle solution la plus facile à mettre en oeuvre ?

Bon alors, si on regarde le coté FPGA, Quel Compilateur prendre , Comment utiliser le port JTAG... Ou commencer le software ?
Pourquoi ajouter un ARM avec le FPGA sur les cartes d'évalutations ?

Sur opencore.org, je ne comprend pas comment utiliser l'information.
C'est des codes mis a dispo, mais attaché a quel hardware ?

Tant de questions ?

Bref, je ne suis pas si expert mais je sais que c'est possible.

voici mon Email : nico _ new _ canadian at hotmail .com ( tout attaché )

SI tu sais quel hardware utiliser pour faire une REV 1.0, je peux faire le pcb pendant que tu démages et que tu commences ton nouveau boulot ? Il sera plus facile de se concentrer une fois le hardware fixé ? non ?

[invite63571775]

" CPLD ou FPGA, comment choisir ? Quelle est la solution la moins chere ?
Quelle solution la plus facile à mettre en oeuvre ? "

a mon avis ( et je ne suis pas expert !! ), le cpld est basé sur du flash ( les fpga sont basé sur de la SRAM ) donc pas besoin de charger le programme a chaque mise sous tension , cela fait l'économie du composant mémoire dédié a conserver ce programme. le cpld contiens moins de ressources les mémoires ne peuvent être implémenté dessus au contraire des fpga.

pour le prix , un fpga remplace le cpld et les fifo donc même plus cher c'est plus avantageux et plus simple a router au niveau pcb

" si on regarde le coté FPGA, Quel Compilateur prendre , Comment utiliser le port JTAG... Ou commencer le software ? "

même soft pour les cpld et les fpga, ise chez xilinx ou quartus chez altera en version gratuite. pour la prog , vhdl ou verilog (moi j'ai commencé ici : http://www.asic-world.com/verilog/veritut.html )
pour le jtag , un simple câble sur port imprimante fait l'affaire ( schéma trouvable sur google ) et c'est le soft du fabricant qui se charge du transfert !

" Sur opencore.org, je ne comprend pas comment utiliser l'information.
C'est des codes mis a dispo, mais attaché a quel hardware ? "

tu utilise le CVS ( il y a un howto sur le site ) pour télécharger les fichier des programme , normalement la plateforme testé est spécifié dans le descriptif, mais c'est censé être des prog générique qui marchent sur la plus part des fpga !!

pour faire "mon" pcb de tout l'ensemble c'est encore tôt, j'ai pas encore fixer plein de détailles : selon la vitesse de la mémoire DRAM et celle de la fifo, on est obligé d'avoir des tailles de bus ( 8bit ou 16 bit avec interleaving ) pour assurer le débit ! , en fin il faut que je code ma "state machine" mémoire ( c'est pas du gâteau vu mon niveau !! )
et puis les composants que je veut utiliser actuellement sont de la récup de mes tiroirs donc si je te conseil de les utiliser rien ne garantie que tu pourra en trouver

mais je dirais que actuellement si tu veut te lancer , je peut faire un schéma de principe de mes idées, et les bout de documents et de prog qui vont avec , a toi de traduire cela en quelque chose qui marche

[invitec743f556]

Ok, c'est parti, je vais regarder le FPGA

je te tiens au courant par email !

[invite0324077b]

bravo Amos_666_ tu est en train de faire le prototype de ce que je voudrais faire : un ordinateur dont toute la sdram puisse servir de memoire video

avec une capacité de sdram largement superieure a ce qu'il faut pour l'ecran et un bon choix de l'organistation on peut deplacer instantanement la zone affiché a l'ecran dans une image plus grande en memoire

on peut aussi faire l'affichage 1pixel sur 2 ou 1 sur 4 pour faire des zoom

donc ton truc est partis pour faire mieux qu'un pc pour faire des zoom et des deplacement dans une grande image ( comme pour lire un pdf )

j'avais aussi trouvé que le fpga etait la bonne solution pour faire le double acces sur un gros tas de sdram

et pendant qu'on y est il y a de quoi mettre un microprocesseur largement mieux qu'un pic dans le meme fpga

mais cela depasse largement mes capacité

j'aimerais bien participer , mais je decouvre tout juste le c et ne sait rien du vhdl...

[invite63571775]

salut chatelot

en fait j'ai pas la prétention de construire un tel system ( bien au dela de mes modestes connaissances )

pour l'intégration d'un µC puissant dans un fpga il y a un nouveau produit chez Atmel qui pourrais t'intéresser : il s'agit d'un µC ARM avec de la logique programmable "on chip" http://www.atmel.com/products/AT91CAP/

sinon pour felipe99 si tu est a l'aise avec le BGA http://www.atmel.com/dyn/products/pr...p?part_id=3903 , le produit idéal pour réaliser le projet avec un minimum de composant

bien cordialement

[invitec743f556]

Salut Amos,

Router une carte avec un BGA, c'est pas trop dur.
Souder la carte a notre niveau est impossible sans gros moyens.
Pour le projet, on doit se contenter d'un boitier genre QFP avec les papattes a l'extérieur.

As tu une idée quel FPGA prendre ?

Peut-etre qu'on peux s'inspirer de fpga4fun ?

http://www.knjn.com/ShopBoards_USB2.html