Bonjour/bonsoir et Bonne année2008,
J'aimerais avoir des pistes pour réaliser un adressage en vhdl pour un cpld.
Je pense à utiliser un tableau, mais je ne connais pas trop leur limite car je dois avoir 96 vecteurs de 20bits.
Est ce que chaque lignes de vecteurs a une adresse? ou indexe? Et suffit-il de cet indexe pour récupérer les 8bits en mémoire, pour les envoyer sur la sortie?
Merci
Bonsoir et bonne année à toi aussi.
Pas très clair tout çà.
???? De quelle adresse parles-tu? Tu dois faire un décodage d'adresse visiblement.Est ce que chaque lignes de vecteurs a une adresse
Il suffit d'entrer les adresses utiles sur le CPLD et de sortir les signaux décodés.
Le décodage est un simple problème combinatoire.
Il existe de nombreux exemples de décodage d'adresse sur le net.
Tu as déjà fait du vhdl?
salut Jack, oui désolé je me doutais que ce n'était pas très clair
Oui j'ai déja fait du vhdl et j'en fait encore.
En c'est pour utiliser une matrice de led 8x12, et je compte utiliser 8+12 I/O d'un CPLD connecté aux leds. La mémoire, ou l'adressage (c'est la que j'ai un soucis) pour moi doit contenir les 96 codes de 20bits de chaque led pour allumer telle ou telle led. Donc je ne sais pas si ces codes de 20bits doivent être placé dans l'architecture, si je dois utiliser un tableau et comme ça pouvoir récupérer une ligne de 20bits ou alors faire un CASE avec 96 WHEN...
En fait le module d'adresse est le plus complexe de la structure que je souhaite réaliser, le reste ce n'est que du contrôle et justement c'est de pouvoir controler les leds par des séquences prédéfinies
[édit] Tu parles de décode d'adresse, oui c'est possible mais je bug là. Il faut bien mettre chaque code de chaque led quelque part, non? Et ensuite pouvoir les récupérer pour en faire ce qu'on en souhaite. Je cherche sur le net mais bon j'ai pas trouvé grand chose la dessus en vhdl, j aimerais jsute avoir des petites pistes.
Je comprends mieux ton problème. Je ne sais pas vraiment pour ton problème.
Si jiherve passe par là, il pourra sans doute te donner un coup de main.
Merci, j'espère que jiherve va passer par là.
Bonsoir
Quel type de CPLD ?
As tu accès à des fonction de type ROM ?
Quoiqu'il en soit tu peux obtenir le même résultat en déclarant un tableau de constantes (les 20 sorties) ordonné en fonction de tes entrées.
Si tes entrées ne se suivent pas n'hésites pas à faire du padding avec des zéro par exemple.
après les formules d'usage:
subtype ledvec :std_logic_vector(19 downto 0);
type ledarray is array (0 to 95) of ledvec;
constant tabled : ledarray := ("0111....","110011...",... .);
signal ledout : ledvec;
Begin
ledout <= tabled(to_integer(unsigned(inp ut)));
....
JR
PSassé je suis, un ange serais je ?
Oula!! plus qu'un ange un dieu
Je ne sais pas encore quelle cpld utiliser, il a une mémoire interne pour la configuration mais ce n est pas comme une ROM? Sinon je compte faire d'abord des tests sur une carte Digilent avec SPARTAN qui a accès à une ROM.
L'exemple que tu as mis correspond bien à ce que je cherchais mais je ne voyais pas comment remplir le tableau, mais je ne comprend pas le to_integer(unsigned(in_put)) et est ce que std_logic_vector est obligatoire? Un bit_vector peut il suffir?
Une autre petite question: je compte utiliser un cpld avec 34 I/O et 36 macro cellule, est ce suffisant pour un programme comportant:la mémoire et d'autres petites architecture de controle de "tabled"?
Grand merci à toi
Une autre petite question:
est ce que vous connaissez des adaptateurs pour les CPLD de package VQFP64 pour éviter un routage assez compliqué. Il y des adaptateurs LQFP64 mais je ne suis pas certain qu'il n'y ait pas de différence.
Bonne soirée!
Bonsoir
Oui le std_logic_vector est obligatoire car c'est la façon la plus fiable d'assurer l'interface, rien en fait n'empêche d'utiliser n'importe quel type en interface sauf que cela peut ne pas être portable (je suis déformé par la DO254)!
Pour les socket no se!
JR
J ai fait un test avec un bit_vector et en testbeench ça fonctionne, reste plus qu'à voir si c'est bien synthétisable.
