16F877 : division de fréquence de référence pour DLP
Répondre à la discussion
Affichage des résultats 1 à 8 sur 8

16F877 : division de fréquence de référence pour DLP



  1. #1
    invite853c5fcb

    Lightbulb 16F877 : division de fréquence de référence pour DLP


    ------

    salut,


    je réalise un prototype de lampe à DEL pour videoprojecteur DLP. il s'agit d'un PIC 16F877 avec trois sorties indépendante correspondant à chaque couleur (rouge/vert/bleu).

    pour obtenir une image, j'ai besoin de reproduire le chronogramme comme suit afin de reproduire le signal lumineux en sortie de la roue chromatique, avec CLK la fréquence d'entrée (variable) et le signal de chaque DEL :



    Ici, j'ai représenté CLK sous forme d'impulsion, mais il est aussi possible qu'il s'agisse d'un changement d'état sur toute la durée d'un cycle.

    mon problème est que je ne sais pas comment m'y prendre ni par quoi commencer d'un point de vue software, alors que le prototype est déja fini.

    comment diviser la fréquence d'entrée par 7, sachant qu'on n'obtient pas de chiffre entier ?
    comment assigner chaque résultat (2/7+2/7+2/7+1/7) à ma sortie ?
    de quel moyen je dispose pour réaliser le chronogramme ci-dessus ?

    mon prof n'étant pas férue de numérique, il n'a pas pus m'aider à ce sujet...

    merci d'avance,

    Olivier.

    -----

  2. #2
    invitee05a3fcc

    Re : 16F877 : division de fréquence de référence pour DLP

    Il faut que tu partes d'une fréquence 7 fois plus grande. Un diviseur soft par 7 et tu généres tes 3 couleurs

  3. #3
    invitef26bdcba

    Re : 16F877 : division de fréquence de référence pour DLP

    Salut,

    La fréquence de l'impulsion CLK est stable ou elle varie aussi en fréquence?

    Si elle est stable, tu choisis un quartz multiple de cette fréquence par 7 pour avoir un nombre de tcy entier(sauf si tu tolères une erreur de quelques tcy) et tu initialises un timer pour avoir tes 7 pas entre chaque front de CLK.

    Ensuite, une simple scrutation post-incrémentée d'un tableau suffit pour actionner/désactiver les trois sorties.

    David.

  4. #4
    invite853c5fcb

    Re : 16F877 : division de fréquence de référence pour DLP

    salut,


    merci pour les réponses.

    @ DAUDET78 :

    au début j'avais choisi 140Hz puisque multiple de 7, mais le VP accepte de 50Hz à 85Hz (la fréquence que je récupère est doublée) et il serait dommage de se limiter à une frequence video de 70Hz.

    est-il possible de multiplier (matériel ou logiciel) la fréquence par 7 ? pour le moment, toute les réalisation que j'ai vue ne fonctionne que sur des multiples de 8.

    @*DavidDB :

    la fréquence est fixe temps que je ne change pas de source video.

    il n'est pas possible de remplacer le quartz par une couche logiciel, ou même matériel mais acceptant une fréquence d'entrée variable ?

    encore merci pour vos réponses,

    Olivier.

  5. A voir en vidéo sur Futura
  6. #5
    invitee05a3fcc

    Re : 16F877 : division de fréquence de référence pour DLP

    On peut tout faire en électronique (ou presque !) multiplier une fréquence par 7 ou 69 avec un PLL, c'est pas un problème insoluble. Mais comme je vois vraiment pas ce que tu veux réaliser et la finalité du système ....

  7. #6
    invitef26bdcba

    Re : 16F877 : division de fréquence de référence pour DLP

    Si tu acceptes une erreur de quelques TCY, il n'est pas nécessaire d'avoir un quartz multiple de 7...

    D'après ce que je comprend, la fréquence du CLK n'est pas fixe...

    Donc le problème est différent, il faut mesurer le temps séparant deux front de CLK, diviser par 7 et enfin ajuster le Timer nécessaire au pas.

    Cette méthode a le gros inconvénient d'être en retard d'une période complète de CLK, mais elle est facile à mettre en oeuvre.

    Ajoute si possible un hystérisis soft sur le temps séparant deux CLK afin de ne pas rafraichir le temps du Timer tous les CLK, mais uniquement lors d'un écart jugé trop important.

    David.

  8. #7
    invite853c5fcb

    Re : 16F877 : division de fréquence de référence pour DLP

    si cela peut aider, je peux préciser le but du projet :

    les puces DLP ont besoin pour fonctionner d'un découpage séquentiel de la lumière en 2/7 de rouge, 2/7 de bleu, 2/7 de vert et 1/7 de blanc (dans mon cas), callé sur le double de la fréquence video en entrée.

    cette fonction est réalisée par la roue chromatique. pour remplacer la lampe, j'utilise une DEL de chaque couleur, je peux donc enlèver la roue chromatique et réaliser le séquençage directement grâce aux DEL.

    Si tu acceptes une erreur de quelques TCY, il n'est pas nécessaire d'avoir un quartz multiple de 7...
    cela n'est effectivement pas un problème du moment que la différence n'est pas trop importante et que ce décalage soit annulé à chaque changement d'état de l'horloge (ou à chaque impulsion)

    Cette méthode a le gros inconvénient d'être en retard d'une période complète de CLK, mais elle est facile à mettre en oeuvre.
    ce n'est pas un problème en soit, on peu même laisser passer plusieurs cycle afin de synchroniser les couleur avec la puce DLP (histoire de ne pas avoir du rouge à la place du bleu, du bleu à la place du vert, etc...)

    Donc le problème est différent, il faut mesurer le temps séparant deux front de CLK, diviser par 7 et enfin ajuster le Timer nécessaire au pas.
    c'est ce vers quoi je m'était orienté au début, mais comment réaliser cette fonction logicielement ? (je suis novice en programmation, et tout ce qu'on me donne en cour c'est du flowcode... donc ça va pas très loin)

  9. #8
    invitef26bdcba

    Re : 16F877 : division de fréquence de référence pour DLP

    Salut,

    Bon, je vais tenter d'être plus clair...

    L'erreur que tu vas obtenir avec un quartz "quelconque" sera la perte du reste de la division par 7, donc inférieure à 7 TCY.

    Cette erreur ne sera présente que sur le dernier pas, car tu dois synchroniser la lecture de ton tableau sur le front de CLK.

    Dit simplement, tu auras 6 pas identiques et un pas ou l'erreur sera de maximum 7 cycles. Ceci du fait que tu dois faire la synchro du tableau sur le CLK
    Cela signifie aussi, qu'au chargement du 7ème pas, dans l'INT du Timer, il faut arrêter la génération d'interruption au cas ou l'erreur serait négative et génèrerait une interruption non voulue. La mise en service des INT du timer nécessaire aux pas se faisant sur la synchro CLK.

    Pour la mesure du temps séparant deux CLK, il faut utiliser l'interface CCP de ton µC en mode capture.
    Je te renvoie sur le site de Bigonoff pour avoir un cours détaillé en français sur l'utilisation de cette interface vu que tu es novice.
    http://www.abcelectronique.com/bigonoff/

    Reste encore à faire le tableau avec les possibilités des pas, mais cela doit être simple, vu qu'apparement tu n'as que deux séquences (si je regarde ton premier post), le reste étant probablement un simple décalage de la lecture de ce tableau.

    David.

Discussions similaires

  1. Division de fréquence par 2, 3, 5...
    Par invite6de5f0ac dans le forum Électronique
    Réponses: 15
    Dernier message: 01/04/2008, 12h00
  2. [Brun] daewoo dlp 32c3
    Par invite025765fe dans le forum Dépannage
    Réponses: 0
    Dernier message: 24/02/2007, 14h45
  3. division de fréquence par 50
    Par invite4a64a65d dans le forum Électronique
    Réponses: 7
    Dernier message: 08/10/2006, 20h38
  4. Division Pour Enfant
    Par invitee4c8c477 dans le forum Mathématiques du supérieur
    Réponses: 12
    Dernier message: 24/04/2005, 16h19
  5. Effet Doppler,fréquence et division par 0 ...
    Par invite07dbd9a1 dans le forum Physique
    Réponses: 6
    Dernier message: 20/04/2004, 15h53
Dans la rubrique Tech de Futura, découvrez nos comparatifs produits sur l'informatique et les technologies : imprimantes laser couleur, casques audio, chaises gamer...