Bonjours à tous !
Tout est dans le titre.
J'aimerais savoir pour quelle raison les transistors N sont toujours "en bas" (donc côté masse) lors des montages CMOS.
Est-ce une simple convention ou y a-t-il des raisons techniques ?
Est-il possible de mettre le N en haut ? Que se passerait-il dans ce cas ?
J'ai effectué des recherches sur le net, mais je ne trouve pas de réponses...
Merci beaucoup pour votre aide !
en logique, la source est toujours à l'alim pour pouvoir saturer le MOS
P => source au +5
N => source à la masse
car si le NMOS est en haut et que Vs = 5V alors Vgs <= 0
donc l'état haut n'existerait pas ou les performances seraient minables
Rien ne t'empéche de mettre le circuit CMOS (74HC00 par exemple) à l'envers avec le NMOS en haut et le PMOS en bas. Il faut alors mettre 0V sur le Vdd (pin 14) et -5V sur le Vss (pin 7) .... curieux? mais ça marche !
En fait voici un shéma paint pour bien distinguer les cas.
Cas 1 : le cas usuel.
Cas 2 : on relie cette fois le drain du NMOS à la masse. Que se passe-t-il ? (sous-entendu : y a-t-il une différence entre le drain et la source ?)
Cas 3 : on place le NMOS en haut en reliant sa source au 5V.
Cas 4 : on place le NMOS en haut en reliant son drain au 5V.
Je ne vois pas pourquoi les cas 2, 3 et 4 ne fonctionnerait pas, sachant que pour moi un transistor est une sorte d'interrupteur...
Cas 2
les transistors sont alimentés à l'envers. c'est la diode de substrat en inverse sur le drain/source qui est conductrice. l'alimentation (positive) est en court-jus
Cas 3
Idem cas 2
Cas 4
les deux transistors fonctionnent en "suiveur". Pour saturer le NMOS du haut, il faut une tension grille-source supérieure à la tension de threshold (disons 2V). Donc il faut alimenter la grille avec une tension plus grande que Vdd+2V.
Même raisonnement pour le PMOS. Donc il faut alimenter la grille avec une tension plus petite que Vdd-2V soit -2V
En sortie, on a donc une excursion de tension de Vdd à Vss pour une commande d'entrée en tension de Vdd+2 à Vss-2 . Donc on ne peut pas rien faire de ce "non inverseur logique" fait suivant ce modèle
