Bonjour,
j'ai écrit un code vhdl d'un diviseur de nombres entiers positifs (par exemple 80:7=11,reste=3). mon problème réside dans l'implémentation de ce code sur fpga spartan xc3s200 (fréq=50 MHz) pour pouvoir afficher le résultat sur les 8 leds de la carte fpga.
Pour détailler un peu mon circuit diviseur se compose d'un dividende (codé sur 7 bits ) et d'un diviseur (codé sur 4 bits), le code donne en sortie un quotient (codé sur 4 bits) et un reste codé sur (7 bits).
donc je dois rentrer sur les boutons qui commandent les leds le dividende et le diviseur afin de voir le résultat de quotient et de reste tout en prenant en compte les problèmes de génération d'horloge.
Pourriez-vous me donner des pistes ?
Merci d'avance
-----