Convertisseur analogique numerique

[invite85b40499]

Bonjour a tous,

J'utilise labview pour convertir une donnee analogique DC issue d'un capteur grace a un convertisseur analogique numerique. Mon convertisseur est un convertisseur 16 bits donc relativement precis. La tension Vref est de 2V et donc mon signal a convertir ne depasse pas cette valeur. les temps de conversion sont bien respectés ainsi que la periode d'echantillonage du convertisseur (2 MHz). voila j'ai un probleme d'ordre electronique je ne sais pas trop si cela vient de labview ou d'autre chose, ainsi j'en appelle aux electroniciens meme si ce forum est consacré uniquement a labview. le probleme est le suivant : je m'attendais a avoir des donnees bruitees donc certaines valeurs aleatoires s'ecartant de ma valeur type. cependant j'obtiens des pics de conversion aberrants et le plus etonnant est que ces pics sont redondants (ils ont tout le temps la meme valeur, ce n'est donc pas du bruit..). Est-ce que quelqu'un a deja eu ce probleme?
-----

[alayn91]

Bonsoir,

Est-ce que le signal de ton capteur varie rapidement, régulièrement ??

Essayes d'envoyer un signal connu à l'entrée de ton CAN.
Tension continue, sinusoide.
Qu'est ce que ça donne ??

Essayes de faire une FFT sur ton signal.
Idem ??

A+
Alain.

[jiherve]

Bonsoir
Quel type de convertisseur?
JR

[invite85b40499]

Mon convertisseur est un AD7622 (j'en ai 3 plutot) il y un bit qui initie la conversion pour les 3 ADCs : CLKCONV et ensuite je partage le meme bus de donnees. Chaque donnee de chaque capteur peut etre lue sur le bus a des moments precis. il y a donc 3 autres bits CVSTAD1 CVSTAD2 CVSTAD3 qui permettent de lire sur le bus la donnee correspondant a un des 3 capteurs. les temps de conversion etc.. sont bien respecté je l'ai verifie. Cependant les valeurs redondantes pour chaque ADC diffèrent a chaque fois de 16 ou 32 ce qui correspond a un bit. la donnee est codee sur 16 bits. Mon tuteur m'a dit que peut etre que le bruit se repercute sur ces bits.. Je ne comprends pas pourquoi..

[A voir en vidéo sur Futura]

[invite85b40499]

De plus j'ai oublié de preciser je fais des tests avec une tension DC (une pile de tension 1,5V < 2V de ref des ADCs)

[jiherve]

Bonsoir,
Chez AD ils sont plutôt bons (euphémisme) donc les recommandations de la page 27 de la datasheet ont elles été respectées à la LETTRE!
JR

[invite85b40499]

Oui carrément, en fait avant que j'en fasse l'étude le routage de la carte été fait par un pro (masses analogiques à séparer des masses digitales). Cependant pour chacun des capteurs dont la donnée est codée sur 16 bits il y a seulement quelques bits qui changent (je test avec une tension DC < Vref pour ne pas endommager l'ADC) les autres restent constant. Le problème est que normalement ce sont les bits de poids faibles qui sont censés varier (c'est le bruit) mais je vois les bits 6,7,8,9 varier et les bits de poids faibles ne varient jamais. On a vérifié le routage pour voir si les broches du bus de données n'avaient pas été inversés mais ce n'est pas le cas. Je ne comprends plus rien je suis un peu perdu..

[jiherve]

Bonsoir,
Y a t il un multiplexeur devant l'ADC?
Es tu sur qu'il n'existe pas de diaphonie entre la partie numérique et analogique ?
Les masses sont elles réunies de la façon préconisée dans la data sheet?
JR

[invite85b40499]

Et bien la personne chargée du routage de la carte ou sont présents les ADCs a bien séparée les masses analogiques et numériques. Par contre ds la datasheet ils préconisent de piloter le signal /CNVST qui initie la conversion pour les 3 ADCs loin des signaux analogiques. Cependant le signal /CNVST est proche d'un bit de donnée mais loin des entrées analogiques je ne pense pas que le problème vient de la. Ce qui est bizarre c'est que sur 16 bits ce sont normalement les 3(ou 4) derniers bits qui changent (a cause du bruit/bits de poids faibles) mais la on dirait qu'il y a eu translation comme si on avait inversé les 4 bits de poids faibles avec les bits n 5 6 7 8. Les bits 5 6 7 8 varient mais les bits 0 1 2 3 4 ne changent jamais ce qui n'est pas normal. J'ai vérifié le routage pour voir si on avait inversé des bits du bus de données mais ce n'est pas le cas. Je suis ds un gouffre cela fait 2 semaines que je planche dessus.

[jiherve]

Bonjour,
il faut que les masses soient réunies au plus proche du convertisseur.
voir page 27
tu auras aussi sans doute remarqué que certaines pins sont bifonction, et qu'il est possible de choisir des modes // différents.
Quels sont les états des pin 4,5,6,7,8 ?
JR

[invite85b40499]

toutes les broches sont bien cablees, je ne me rappelle plus exactement du mode ds lequel on travaille, je crois que cest le mode Master Slave Interface. On a relié le CNVST des 3 ADCs on fait une conversion et ensuite grace aux 3 bits de contrôle CNVSTAD1,2 et 3 on active l ' output enable de chaque buffer placé en sortie de chaque ADC successivement pour avoir acces aux données sur le Bus

[jiherve]

re
le mode master/slave est limité au mode série donc là je ne comprend plus.
Tu n'aurais pas l'ombre d'un schéma?
JR

[invite85b40499]

Je ne pense pas. Si tu broches la pin Ser/par a 0 alors tu travailles en interface parallele et ensuite en Cablant Cs=Rd=0 tu travailles en Master parallel interface c'est a la page 21. Ensuite pour le schema c'est vrai que ce serait plus pratique j'essaye de t'en envoyer un de suite. Et au fait merci de tout tes conseils c'est sympa

[jiherve]

Re
j'avais raté celui là!
dans ce mode tu ne contrôles plus le tristate des sorties donc si tes 3 convertisseurs partagent le même bus c'est un court circuit!
Il faut être en mode slave //!
JR

[invite85b40499]

Je t'envoie le schemas tu risques de mal voir donc demande moi ce que tu n'arrives pas a lire c'est le scanner..

Pour le bus il y a 3 ADCs chacun n'ont qu'un bus il n'en partage pas. Ensuite chaque Bus est relie a un buffer. lorsque j'active l'OE d'un des 3 buffers la donnee est disponible que sur un seul bus la oui mais chaque ADC ne possede qu'un bus de donnee. J'utilise ensuite les signaux Cnvstad 1 2 et 3 pour activer l'OE du buffer que je veux et j'ai acces sur le bus de ma carte a la donnee ici de l'ADC souhaite. c'est mal expliqué je sais ..

[invite85b40499]

http://img594.imageshack.us/img594/7991/schema.jpg

[jiherve]

Bonsoir
presque totalement illisible!
Une question : l'horloge de tes buffers est elle synchrone de tes convertisseurs, es tu sur de ne pas échantillonner quand il ne faut pas ?
un detail ce genre de buffer c'est très bruyant si mauvais découplage d'alim.
JR

[invite85b40499]

Oui c'est un signal d'horloge synchrone de fréquence 2 MHz (comme la fréquence d'échantillonnage de l'ADC) et pour le buffer c'est l'ingénieur Electronique qui s'estd chargé du routage de la carte, je pense qu'il a tout pris en compte. Mais mon problème n'est pas le bruit en lui même (enfin si..) mon problème est que le bruit ne se manifeste pas sur les bits de poids faibles ils se manifestent sur les bits 5,6,7,8 ce qui donne des ecarts d'amplitude assez importants pour un ADC 16 bits qui devrait atteindre une resolution sur 13 bits.. c'est comme ci on avait inverser les bits de poids faibles avec les bits 5,6,7,8 c'est bizarre...

[invite85b40499]

La fréquence d'echantillonnage de mon ADC est de 2 MHz et pendant ce labs de tps j'ai le tps d'initier la conversion (/CNVST) et de lire successivement les valeurs des 3 capteurs en deposant tout a tour chaque valeur sur le bus (CNSTAD 1 2 3)