Fonctionnement du filtre de décimation d'un convertisseur sigma-delta

[invitef9ccb542]

Bonjour,

Etant utilisateur de convertisseurs sigma-delta, j'ai chercher a en comprendre le fonctionnement. Je suis tombé sur un papier assez complet de chez Analog Devices. Dans la section3 de ce document le fonctionnement du sigma-delta est expliqué, j'ai joint les deux figures les plus explicatives de ce document. Ceci montre assez bien comment le "modulateur" construit son signal. En revanche le document n'est pas très explicite sur le "digital decimation filter".

Avez-vous des notes, des références, des exemples d'implémentation, ou même un commentaire pertinent, permettant de maîtriser le sujet?

Ce que j'ai compris c'est qu'il s'agit d'un filtre passe bas du genre FIR. Lorsque l'on regarde les datasheet des convertisseurs sigma-delta, ça fait froid dans le dos, car l'atténuation est tout de suite à 110dB. Donc j'aimerais bien savoir comment ils font.

[invitef9ccb542]

En fouillant un peu plus (1h30 après), j'ai trouvé sur le cours de J.Auvray, un descriptif du FIR mis en place derrière le modulateur (schéma joint)

Il est indiqué que ce type de filtrage élimine la nécessité d'un multiplicateur, puisque les échantillons en entrée du filtre sont sur un bit (ou quelques bits, dans ce cas le multiplicateur peu se faire avec des décalages additions simples).
Il reste à bien comprendre comment on synthétise ce filtre (j'imagine une réponse impulsionnelle de type sinus cardinal, mais j'ai l'impression de ne pas être causal).

Dans une autre référence, il est indiqué que ce filtre est constitué de deux filtres: un "comb filter" et un FIR. Et alors là, je ne comprends rien, car je ne vois pas comment la réponse du filtre peut rester plate dans la bande d'intérêt, le filtre comb n'étant pas du tout plat...