créer une sortie série en vhdl

[invitee67da37b]

bonjour,
j'ai un petit souci:
je veux sortie en serie 112 bits.
malheureusement,j'ai programmer mes 112 sortie en parrallele.
J'aimerai savoir s'il est possible de transformer facilement mes 112 sorties paralleles en une seule sortie serie.
MERCI.
-----

[Jack]

Merci de lire les règles participatives du forum programmation avant de poster à l'avenir.

Je transfère en électronique

[Jack]

Je dirais qu'il faut synthétiser un registre à décalage.

A+

[invitee67da37b]

c'est évident,mais je demande comment on synthétise un registe a décalage en VHDL!!!!

[A voir en vidéo sur Futura]

[jiherve]

Bonsoir,
Process(clock)
begin
if rising_edge(clock) then
sortie <= (sortie(111 downto 1) & '0');
end if;
end process;
dans l'autre sens
Process(clock)
begin
if rising_edge(clock) then
sortie <= ('0' & sortie(110 downto 0));
end if;
end process;
manque reset , load du registre mais faut bien laisser un peu de boulot surtout que moi je suis en congés.
JR