VHDL : Multiplication d'un vecteur par une constante.

[Rdoume]

Bonjour,

Pour un projet, je cherche à multiplier un vecteur n
n : std_logic_vector (6 downto 0) par le chiffre 3.

En fait, la valeur de mon résultat doit être réutiliser pour la définition d'un autre vecteur.
Je m'explique : J'ai un vecteur data, défini par data( 3n+2 downto 3n)

J'ai tenté de faire data( 3*unsigned(n) +2 down to 3*unsigned(n) )
Et bien sur le résultat n'est pas concluant, j'obtient l'erreur suivante

" Range declaration does not match type definition ".

Après avoir cherché à gauche à droite un moyen de résoudre mon problème, je n'ai pas réussi à trouvé, d'où ma question.

Merci d'avance.
-----

[jiherve]

bonjour,
que veux tu faire exactement ?
multiplier la valeur de ton vecteur ou modifier sa taille.
à titre anecdotique un std_logic_vector (3n+2 downto 3n) est de taille 3.
le produit en valeur d'un std_logic_vector (6 downto 0) par 3 est de taille : 7+2 = 9!
JR

[Rdoume]

la taille de 3 est volontaire.
En fait, mon signal data est un signal sur 180 bits.

Au fur à mesure de ma machine d'état , mon vecteur n va s'incrémenter.
Et à chaque incrémentation de n, j'ai un mon vecteur tmp(2 down to 0) qui doit prendre la valeur de data(3n+2 downto 3n )
( En gros, je me ballade sur mon gros vecteur et récupère ses valeurs 3 par 3 ).
Je sais pas si j'ai été très clair?

[jiherve]

Re
si c'est pour çà tu écris bêtement :
tmp <= big_vec((3*to_integer(unsigned (n)))+2 downto 3*to_integer(unsigned(n)));
pour éviter le coté verbeux crée une variable "ni" de type integer range 0 to 59 et écris:
ni := to_integer(unsigned(n));
tmp <= big_vec((3*ni)+2 downto 3*ni);
cela fait deux lignes mais c'est plus lisible.
JR

[A voir en vidéo sur Futura]