Sortie des portes logiques LTSpice

[Anduriel]

Bonjour

J'ai un générateur de tension (10V) avant une porte AND, suivi d'un NMOS. Si je mets directement le générateur devant le NMOS, il est bien saturé, mais j'intercale le AND, il reste bloqué.
En regardant les tensions, la sortie du AND est à 1V.

J'ai lu sur d'autres forums que le 1 signifiait qu'on était proche de la tension d'alim, c'est bien beau en théorie, mais pour la simulation c'est plutôt gênant.

Comment faire (sans mettre des générateurs partout avec les portes...) pour que ça fonctionne?
Merci
-----

[Antoane]

Bonjour,
Pour LTSpice : niveau 0 = 0V, niveau 1=1V. Difficile de saturer un Mos avec 1V...

Noter que les fonctions digitales de LTspice sont purement conceptuelles, et ne correspondent à rien de physique: ce sont des modèles "behavioral" idéalisés.
Il est possible d'inclure des "vraies" familles logiques, qui simulent en plus toutes les propriétés physiques. Les familles 74HC et CD4000 en font partie, je pense que la 74LS est aussi disponible, mais ça ne présente plus d'intérêt.
Pour plus de détails, voir le http://forums.futura-sciences.com/pr...coeoeoeoe.html
Les librairies supplémentaires sont à dispo sur le forum spécialisé de Yahoo!.

LTSpice est un simulateur analogique, faire de la logique avec est possible, mais ça prend plus de temps.

[Anduriel]

Mais ouiiiiiiiiiiiiiii !!
Merci!