Pilotage alimentation

[invited0cd5b3e]

Bonjour à tous,

Je dois concevoir un circuit permettant en autre d'activer ou non une alimentation 5V pour un autre composant. Je m'explique, je vais disposer d'un pic ou avr qui contiendra un programme qui devra autoriser d'alimenter ou non un autre composant. Ce second composant dispose uniquement de pins pour un bus SPI, d'un GND et d'une entrée alimentation 5V. Le but étant d'être sur que ce composants soit alimenté ou non. Pour cela, il m'est demandé d'autoriser une alimentation externe. Je pense utiliser une GPIO du PIC avec un transistor en collecteur ouvert connecté à l'alimentation du second composant et tiré par une pull up au 5V comme indiqué dans le schéma ci dessous, simplement, je souhaiterais savoir s'il existe un moyen moins consommateur d'énergie?

le choix du microcontrôleur n'est pas encore effectué et je n'ai pas de précision pour le moment sur le second composant.

En vous remerciant par avance pour l'intérêt que vous porterez à ma question.

Bonne journée
-----

[invitedb9b1ced]

Hello,

Perso si le composant ne consomme pas trop, je partirai sur un LDO avec avec chip enable (par exemple : http://www.ti.com/product/tps73801, mais il y en a plein d'autres).

A+

[invited0cd5b3e]

Salut amoniaque. merci de ta réponse. J'ai pensé également au LD0, mais pour des raisons de consommation j'avais écarté la solution. Seulement, il semblerait que certains soient très peu consommateur au repos. Ceci est un point critique car l'activation du second composant est très rare (environ 1 fois par jour pendant 10 secondes pendant plusieurs années) et tout cela sur batterie!
Enfin, j'attends les caractéristiques du second composant...

Bonne journée

[invitedb9b1ced]

Vite fait : celui ci consomme 500nA lorsqu'il n'y a as de charge et peut sortir 200mA.

[A voir en vidéo sur Futura]

[invitedb9b1ced]

Au fait, je viens de voir ton schéma, tu t'es amusé à regarder la tension sur le Vcc de ton composant dans le cas où le transistor est bloqué et que, supposons, le composant consomme que 500µA?

[invited0cd5b3e]

Ok. merci beaucoup pour ta réponse! Effectivement, je pense que c'est la meilleur solution parce que là ma pull up va quand même consommer I=U/R=5/10000=0.5mA soit 500 uA.
merci pour cette référence amoniaque!
A ++

[invite7a39c3be]

La version d'amoniaque est déjà 1000 (et vraiment 1000) fois meilleurs !

Si non la version relais peut être intéressante... tu dois calculer l'énergie de chaques solution sur le long terme.

[invitedb9b1ced]

là ma pull up va quand même consommer I=U/R=5/10000=0.5mA soit 500 uA.

Bizarrement moi je serais parti sur le fait que la tension Ur serait de 5V si I = 500µA (et donc que ton Vcc sur ton composant chuterait à 0 ... donc ne consommerait plus donc Vcc remonterait puis chuterait etc etc, cas instable en gros).
Par contre si tu souhaite continuer avec du transistor tu peux utiliser un FET directement en série entre 5V et Vcc.

[invited0cd5b3e]

Non, je ne me suis pas amusé à faire ce calcul. Cependant selon la datasheet du BC847B, VCE(sat) vaut 0.25V lorsque Ic vaut 10mA et 0.6V lorsque Ic=100mA. Ce n'est pas linéaire mais je suppose que la tension est de l'ordre de la centaine de millivolts en supposant la consommation très faire. Comment pourrais je faire le calcul plus précisément?

[invitedb9b1ced]

Si non la version relais peut être intéressante... tu dois calculer l'énergie de chaques solution sur le long terme.

Hello,

Un relais? Rien que quand il va coller ça va consommer bonbons ... Et il fonctionne sous batterie, je doute que ce soit la version la plus économe. ET puis suffit que la lame vienne à rebondir et le composant à alimenter sera en situation instable.
Par contre c'est clair que c'est le must pour éviter une perte de tension aux bornes du commutateur.

[invited0cd5b3e]

Effectivement j'ai également pensé à la solution relais que j'ai oublié par la suite mais la consommation me semblait un peu trop élevé de souvenir. Effectivement passer par un FET ne serait pas trop mal dans la théorie, puisque ce type de transistor est très largement utilisé par des gestionnaires d'alimentation qui permettent de switcher d'un type d'alimentation à l'autre et par conséquent d'autoriser telle ou telle source d'alimentation. Merci pour cette proposition que j'avais complètement omise!!! Que pensez vous du Vishay SI5459DU-T1-GE3 ? le schéma ressemblerait donc à celui joint ? Quelle technologie vous semble le mieux appropriée pour le pilotage de l'alimentation : MOSFET?

[invitee05a3fcc]

Moi, je ne vois pas l'intérêt du montage ?? faire une économie de consommation en coupant l'énergie sur "X" ?

Dans ce cas, il faut absolument que les lignes du µC SCLK , MISO , MOSI et SS soient en entrée ou en sortie avec un niveau bas . Sinon, le "X" sera réalimenté par les diodes de clamping de "X"

Nonobstant ces remarques, le montage fonctionne avec un PMOS "TTL" ou "logic" (donc avec Rdson garantie pour Vgs=-5V)

PS : Le µC doit être alimenté par le même 5V

[invitedb9b1ced]

Effectivement j'ai également pensé à la solution relais que j'ai oublié par la suite mais la consommation me semblait un peu trop élevé de souvenir. Effectivement passer par un FET ne serait pas trop mal dans la théorie, puisque ce type de transistor est très largement utilisé par des gestionnaires d'alimentation qui permettent de switcher d'un type d'alimentation à l'autre et par conséquent d'autoriser telle ou telle source d'alimentation. Merci pour cette proposition que j'avais complètement omise!!! Que pensez vous du Vishay SI5459DU-T1-GE3 ? le schéma ressemblerait donc à celui joint ? Quelle technologie vous semble le mieux appropriée pour le pilotage de l'alimentation : MOSFET?

À vu de nez ça semble sympa, tiens si des fois ça peut te donner des idées, toujours utile pour les systèmes embarqués sur batterie : http://www.maxim-ic.com/app-notes/index.mvp/id/2012.

[invite7a39c3be]

Ma parole... vous savez pas utiliser les MOS, ça va pas là.
Avec un P-MOS peut être que tu as une chance...

quand je parle de relais je prends aussi en considération le SS-Relay ou les relais électroniques.
Tu peux aussi utiliser un optocoupleur.

[invited0cd5b3e]

merci à tous pour vos réponses.
@DAUDET78 : Effectivement, le but de ce montage est de couper l'énergie sur x qui est un modem-transceiver radio qui doit être alimenté environ 10 secondes par jours. Par conséquent, je souhaite limiter ua maximum la consommation d'énergie du montage complet. Que veux tu dire par le fait que les lignes du bus SPI soient en entrée ou en sortie avec un niveau bas? veux tu dire qu'elle doivent être tirée par une pull down? merci pour ta réponse et la précision sur le PMOS.
@Lytharan : Merci pour ta réponse. je ne connais pas ce type de relais : "SS-relay et relais électronique" mais je m'y penche dessus

[invite7a39c3be]

C'est une sort de transistor ou d'optocoupleur. Mais c'est relativement cher. http://fr.farnell.com/jsp/search/bro...atchallpartial
Mais si tu pilote correctement ton P-MOS et que tu met de valeur de résistances très haute (>100k) tu devrais limité au mieux la consommation.

Pour les PIC il y a toute un tas d'option pour réduire sa consommation, tu devrais trouver les informations dans la datascheet et sur le web.

[invitee05a3fcc]

Que veux tu dire par le fait que les lignes du bus SPI soient en entrée ou en sortie avec un niveau bas?

Tous les circuits intégrés (enfin 99,99% !) ont une diode de clamping sur les entrées (anode sur l'entrée et cathode sur l'alimentation). Ne me demande pas pourquoi, c'est comme ça.

Si tu n'alimentes pas le circuit, et que ton entrée est portée au niveau haut par le µC, ton circuit "X" est toujours alimenté (mal) par cette sortie (la diode est passante)

[invited0cd5b3e]

@DAUDET78 : merci pour ces explications!je souhaiterais avoir confirmation pour savoir si j'ai bien compris le rôle des circuits de clamping. J'ai googlé pour en apprendre un peu mieux sur ces circuits. Je suis tombé sur le schéma (Slide 4 page 2) http://carg2.epfl.ch/Staff/AS/cours-...ree-sortie.pdf. La plupart des composants sont équipés d'un circuit de clamping (autrement dit de protection de l'entrée contre les surtensions et survoltage) sur leur pins d'entrée composé (comme montré sur le schéma) d'une résistance en série sur l'entrée, d'un condensateur entre l'entré et le GND et de deux diodes : l'une connectée entre l'entrée et VCC et l'autre en l'entrée et GND. On forme ainsi un filtre passe bas (R//C) pour atténuer les transitoires rapides. Les deux diodes servent à limiter la tension sur la pin "entrée". Admettons que la première diode (diode 1) soit reliée entre la pin "entrée" et le +5V et la seconde (diode 2) entre la pin "entrée" et le GND. Si j'ai une tension sur la pin "entrée supérieure à 5V, la diode 1 va conduire. Dans ce cas, la tension superflu s'estompe dans le VCC??? Si ma tension sur la pin "entrée" est négative, la diode 2 conduira.
Donc ta précédente explication, si mon µC porte mon entrée au niveau haut (+5V), la diode 1 va conduire et le VCC. de mon composant sera donc à environ 5-0.7V de la diode = 4.3V.
Est ce que mes explications sont correctes?
Dans ce cas, il faut que je choisisse un pic possédant ses lignes SPI au niveau bas lorsque que la communication SPI est désactivée ou alors étudier un peu le SPI et voir si je peu pull-downer pour tirer les lignes d'entrée du composant X vers le bas?

@Lytharan : J'ai du mal avec les MOS, du coup j'ai cherché un cours et je suis tombé sur http://carg2.epfl.ch/Staff/AS/cours-...transistor.pdf . Je me demande s'il n'y a pas une erreur sur le fléchage des tensions VGS (qui devrait être Vg-Vs, donc fléché dans l'autre sens comme sur mon schéma) car j'ai l'impression de ne plus rien comprendre!!! Du coup je suis tombé la dessus http://subaru.univ-lemans.fr/AccesLi..._elec/jfet.pdf et la ça colle : Pour un PMOS :
- Si VGS=O Bloqué,
- Si VGS<0 Saturé donc passant!
Donc dans mon schéma si je pars avec un P-MOS, La grille sur une sortie digitale du µC, la source au +5V et le drain sur l'entrée Vcc de mon composant aval (cf schéma joint). Vgs pourra donc atteindre -5V lorsque la sortie de mon PIC donne 0V.
Autre petite question, tu me parles d'une résistance permettent de limiter la consommation, ou doit être cette résistance?

@Tous : J'ai un peu de mal par contre à savoir sur quelle pin du PIC dois je mettre la grille du PMOS (existe il des sorties collecteur ouvert sur les PIC?)
Merci beaucoup pour vos réponses!!!

[invitee05a3fcc]

@DAUDET78 :Est ce que mes explications sont correctes?

Oui . En fait, les diodes de clamping sont présentent naturellement de par le process de fabrication et, pour les supprimer, il faut rajouter un caisson d'isolation dans les masques de gravure (plus cher et généralement inutile)

Dans ce cas, il faut que je choisisse un pic possédant ses lignes SPI au niveau bas lorsque que la communication SPI est désactivée ou alors étudier un peu le SPI

Je n'ai pas regardé les procédures SPI, mais quand tu coupes le Vcc sur "X", il faut que les sorties SPI soient basses

et voir si je peu pull-downer pour tirer les lignes d'entrée du composant X vers le bas?

Non, une PullDown ne peut pas mettre à 0V si le µC impose un niveau haut.

Ton schéma #11 est bon .... mais avec un PMOS (source sur le +5V) et qui soit "logic" ou TTL (Rdson garantie avec un Vgs de -5V)

En pièce jointe, il y a quelques PMOS à la fin

[invited0cd5b3e]

Merci Daudet78 pour ces confirmations ultra rapides!!!
je ne peux pas ouvrir la pièce jointe qui semblerait-il est en attent de validation. Est il possible de me la renvoyer?
En effet, j'avais pas fait gaffe mais les pull downs seraient inutiles! mon schéma #11 était avec un NMOS et avec le drain sur le +5V mais dans le #18 j'ai normalement joint le schéma comme tu viens de me le préciser (avec le +5V à la source). Je vais me plancher dans des références un peu histoire d'essayer de trouver quelque chose.
Par contre, pour que le montage marche, il faut que je rajoute une pull up sur la grille de mon PMOS car mon PIC ne me fournira jamais 5V ... non?
Sur quelle type de sortie dois je mettre la grille de mon PMOS? Une sortie digitale quelconque car il faut que j'ai une sortie en collecteur ouvert pour piloter le PMOS en bloqué/saturé non?
La résistance entre la sortie uC et la grille doit être dimensionnée de telle manière à limiter le courant dans la grille qui doit être défini dans la datsheet du PMOS.
merci encore!

[invitee05a3fcc]

je ne peux pas ouvrir la pièce jointe qui semblerait-il est en attent de validation.

Attend le passage du modo !

Par contre, pour que le montage marche, il faut que je rajoute une pull up sur la grille de mon PMOS car mon PIC ne me fournira jamais 5V ... non?

Non, un µC sort du 0/5V (sauf une sortie sur le PIC qui est en collecteur ouvert, laquelle?)

La résistance entre la sortie uC et la grille doit être dimensionnée de telle manière à limiter le courant dans la grille qui doit être défini dans la datsheet du PMOS.

En statique, il n'y a aucun courant dans la grille. En commutation, il y a ! La charge est capacitive (quelques nanofarads). Tu mets une 330 et c'est bon (simplement pour limiter le courant crête)

[invite7a39c3be]

Ne confond pas JFET et MOSFET c'est pas la même chose mais en gros : Dans ton cas, tu met un P-MOSFET entre ton 5V et ton IC. La grille tu la connectes sur une entrée de ton PIC (totem pole, ou oppen-collector avec une pull-up), tu doit avoir soit 0 soit 5V. Quand tu met 0, le P-MOSFET va conduire et si tu met 5V il va bloqué.

Regarde le schéma Fig. 21 page 10/11 de ton fichier : http://subaru.univ-lemans.fr/AccesLi..._elec/jfet.pdf
C'est un inverseur, avec un N-MOS et un P-MOS (un totem pole) avec l'explication ultra simple juste a coté.

La résistance que je parle c'est une "pull-up" si tu as une sortie oppen-collector. Un truc a retenir : JAMAIS mettre une sortie haute impédance sur la grille d'un MOSFET, de façon général ne jamais laisser une grille de MOSFET "en l'air".

[invitee05a3fcc]

Non, un µC sort du 0/5V

Petite correction .....
Lors de la phase de RESET, la broche du µC est flottante.
- Tu peux mettre une Pulldown (10K) pour forcer la conduction du PMOS
- Tu peux mettre une PullUP (10K) pour inhiber la conduction du PMOS

[invited0cd5b3e]

Merci à vous pour ces superbes infos!
@Daudet78 : merci pour ces références, j'en avait déjà repéré quelques unes parmi celle ci, je n'ai pas encore fait de choix car j'attends des détails techniques sur le composants X (consomation Rx, Tx etc...). J'ai bien noté le tuyau pour la résistance écréteuse. Je mettrai mon schéma fini une fois toutes les infos en place!
@Lytharan : Effectivement, j'ai regardé ce petit schéma et c'est comme ça que j'en avait déduit qu'il y avait potentiellement une erreur sur l'autre cours. mais effectivement j'ai confondu les MOS avec les FET :-$ Merci également pour l'info sur la grille d'un MOS à ne jamais laisser en l'air! j'ai donc réalisé le schéma ci dessous avec un PMOS : Dans ce cas, si a sortie collecteur ouvert de mon PIC fournie du:

• 5v : VGS = 0 => PMOS bloqué et composant X non alimenté
• 0V : VGS = 5V => PMOS saturé et composant X alimenté

Bonne journée