Bonjour à tous
je désire savoir la différence entre les trois éléments de stockage (au niveau du comportement):
Gated D latch ;
Bascule D sensible au front montant ;
Bascule D sensible au front descendant.
et quelle est la plus utilisée dans les circuits mémoires (préférable)??
merci d'avance
dite aussi transparente . Si l'horloge est dans un état, "D" est reporté sur "Q" . Dans l'autre état, "Q" est indépendant de "D"Envoyé par achrafkaran
Aucune préférence, tout dépend de ce qu'on veut faireet quelle est la plus utilisée dans les circuits mémoires (préférable)??
merci pour votre réponse
est ce qu'il n'y a pas un retard d'information pour les deux derniers types??l'apparition des glitch ...?
retard entre quoi et quoi ? entre la donnée et le front d'horloge ? ben oui, c'est le but recherché !Les glitchs, c'est uniquement en logique combinatoirel'apparition des glitch ...?
Re
il faut éviter la coïncidence entre le basculement de l'état de clock et de D an d'éviter le probléme de retard et timing. Si non les éléments de stockage donnent des résultats aléatoire puisque la technologie se base sur le semi-conducteur Si. non??retard entre quoi et quoi ? entre la donnée et le front d'horloge ? ben oui, c'est le but recherché !
Ben oui, il y a toujours un Tsetup avant l'horloge et un Thold après l'horloge a respecter (sinon on risque des états métastables)
Bon, c'est de la conversation du Café du Commerce. C'est quoi ton problème métaphysique ?
mon problème c'est que j'arrive pas à déduire la différence au niveau du comportement entre:Gated D latch ;Bascule D sensible au front montant et Bascule D sensible au front descendant.
j'aimerai bien savoir pourquoi exactement les compagnies utilise quatre-T flip-flops pour réaliser un compteur 4-bit synchrone??
Donne le schéma qui te tracasse .
Re
voici le schéma :
Bonjour,
Non en zone de métastabilité une bascule peut aussi fournir des glitch, ce n'est pas forcement un état métastable de niveau intermédiaire, cela dépend de son architecture et de la technologie utilisée.
Il vaut mieux éviter les latch sauf si bien sur on maitrise parfaitement ce type de circuit.
JR
l'électronique c'est pas du vaudou!
merci pour votre réponse
juste une remarque, au niveau de la technologie , pourquoi on se base sur le Si alors que ce dernier possède un gap indirect!!?
re
la technologie ne fait pas référence au matériau mais à bipolaire(saturé ou non) et MOS.
Pour le Si c'est parce que cela n'est pas cher, la silice et tout les mineraux silicatés sont très abondants.
JR
l'électronique c'est pas du vaudou!
Ce n'est pas un compteur synchrone !
Par définition, un compteur synchrone , toutes les bascules commutent en même temps et sont donc pilotées par la même horloge (ce qui n'est pas le cas de ton schéma)
Si, Elles sont pilotées par la même horloge (voir à gauche CLK)
Non ! il y a un décalage du aux temps de propagation des portes .... Ce n'est plus du synchrone . Regarde le schéma interne d'un 74LS161 !
Ca c'est du synchrone ...... tous les clocks des quatre bascules sont ensembles
Le schéma donné montre des bascules à horloge synchrone.
Toutes les clk sont reliés. (ça ce voit mal du premier coup, mais au deuxième, c'est sans appel.)
Moi ignare et moi pas comprendre langage avec «hasard», «réalité» et «existe».
Alors il faut revoir TA définition du synchrone ! et ce n'est pas la mienne .
Sur le schéma donné, il y a un Tpd de porte entre chaque bascule . Pour moi, ce n'est plus du synchrone
Non. Il faut revoir TES yeux ou TA mauvaise fois.
Il y a le même fil Clk sur chaque entrée d'horloge.
Moi ignare et moi pas comprendre langage avec «hasard», «réalité» et «existe».
C'est FAUX
Il y a une porte entre chaque entrée d'horloge sur les bascules (je parle de la réponse #9)
Bonsoir,
Le compteur est bien synchrone en principe car toutes les bascules possèdent bien la même horloge .
La porte est sur l'entrée T pas sur l'horloge, mais je le concède le schéma est un peu brouillon.
JR
Dernière modification par jiherve ; 28/04/2012 à 20h32.
l'électronique c'est pas du vaudou!
Je fais amende honorable les clocks sont bien ensembles
bonjour, en effet le schéma est mal conçu, comme le pourquoi de l'entrée de chaque porte qui remonte pour redescendre et croiser l'entrée Clk
sinon on trouve des liens pour la différence entre Gated ou non
http://volga.eng.yale.edu/index.php/...AndComputation
pour le front montant ou descendant, ce n'est plus l'état haut qui déclenche, mais le front montant de 0 a 1 ou le front descendant de 1 a 0 qui déclenche .
Les latchs sont de simples mux dont la sortie est rebouclée sur une entrée.
Les bascule D sont 2 latchs à suivre dont les commandes passantes ne se chevauchent pas.
Pour créer 2 horloges non chevauchantes à pertir d'une horloge, il suffit d'un inverseur et d'une RS, un entrée en direct, une entrée inversée.
Un truc rigolo à faire, c'est prendre une bascule RS, relier les entrées et voir ce que ça donne...
Tout ça pour dire que les bascules sur front, ça ne marche que grâce au fait que le transfert n'est pas instantané...
Jusqu'ici tout va bien...
