Bonjour tout le monde ,
Lors de l'étude du langage vhdl j'ai rencontré plusieurs confusions , voilà quelque uns :
- la difference entre l'utilisation de & et and ?
- pour un compteur en utilisant l'instruction :Q<=Q+1 avec Q la sortie du compteur est elle exprimé en nombre ( 1,2,6..) sachant que je l'ai déclaré autant que out std_logic vector (3 down to 0)?
-est ce qu'on peut utiliser when et if à chaque voit on veut quelque soit la description vhdl utilisée?
-Pour les descriptions vhdl qui éxistent (comportemental, flot de données , structurel ) j'arrive pas à voir la différence pourtant j'avais bien cherché sur net ?
j'ai posé trop de questions , je compte vraiment sur vous pour m'aider
la réponse à une ou deux ou "-----" questions me suffira![]()
-----