Bonjour a tous,
Je travaille en ce moment sur un tp, mais je rencontre quelques problemes principalement a propos du test bench.
Le tp est sur la machine d'etat fsm. J'ai deja le code .vhd mais il faut que je cree le test bench. J'ai en entre une clk, reset, c1 et c2 et en une sortie o. Lors de la simulation du test bench, c1 et c2 sont indetermines et lors du premier front montant de la clock on a un x comme valeur pour tout le signal de sortie o.
Pouvez nous expliquer ce resultat svp?
je vous copie/colle le code fsm.vhd et fsm_tb.vhd.
cdt
-----