Exo portes NAND TTL à collecteur ouvert

[invite831593cd]

Bonjour,

Pouvez-vous m'aider à comprendre la réalisation de cet exercice. C'est la question 1 qui me pose problème :



1) Si j'en crois mon cours, les sorties des portes NON-ET doivent être à 0 pour bloquer les transistors (sortie à collecteur ouvert) et ainsi mettre X au niveau haut (X=1). Autrement dit toutes les entrées des portes NON-ET doivent être à 1.
Il suffit qu'au moins une seule sortie des portes NON-ET soit à 1 pour qu'un des transistors soit passant et donc que X soit au niveau bas (X=0).
Alors moi je suis tenté de dire que X=A/.B/.C
En effet X=1 que lorsque les sorties sont à 0 donc A=0, B=0 et C=1 (C étant situé avant la porte NON-ET).

Qu'en pensez-vous ?

Merci.
-----

[invite831593cd]

Avec l'exo : ####### Suppression de l'image externe non admise et inutile.

ou là :

[jiherve]

bonsoir
donc pour avoir un '1' sur un noeud qui est un "et" cablé il faut que A et B soient à '0'?
JR

[invite5637435c]

1) Si j'en crois mon cours, les sorties des portes NON-ET doivent être à 0 pour bloquer les transistors (sortie à collecteur ouvert) et ainsi mettre X au niveau haut (X=1). Autrement dit toutes les entrées des portes NON-ET doivent être à 1.
Il suffit qu'au moins une seule sortie des portes NON-ET soit à 1 pour qu'un des transistors soit passant et donc que X soit au niveau bas (X=0).
Alors moi je suis tenté de dire que X=A/.B/.C
En effet X=1 que lorsque les sorties sont à 0 donc A=0, B=0 et C=1 (C étant situé avant la porte NON-ET).

Qu'en pensez-vous ?

Merci.

Bonsoir,

la sortie d'une porte TTL à collecteur ouvert sera à 0 n'a de signification que si une pull-up est présente, et c'est la sortie du collecteur qui est l'information de la porte logique ainsi réalisée.
De plus si cette sortie est à 0 c'est que le transistor de pull-up est saturé.Donc dans ton équation logique si X=A/.B/.C cela veut dire que X vaudra 1 si A=0, B=0 et C=1 or si A=0 par exemple cela veut dire que son transistor de sortie est saturé donc qu'une de ses entrée (au moins) vaut 0.

Moi j'aurai donc écrit X=A.B.C/

[A voir en vidéo sur Futura]

[invite5637435c]

Il faut considérer qu'une porte TTL avec collecteur ouvert permet de s'affranchir du fait qu'une porte TTL classique ne peut voir sa sortie aller au delà de 5V.
Avec un collecteur ouvert ta sortie peut donc évoluer à 12V par exemple.
Donc elle se comporte logiquement comme une porte TTL standard et respecte la même logique que n'importe quel fonction logique NAND, NOR, etc.

Le but de cet exercice est justement de t'embrouiller si tu exclu le transistor de la fonction logique globale, or il en fait justement parti, c'est même la sortie de la porte du moment qu'une résistance est connectée en pull-up.

[DAT44]

Bonjour,

Pouvez-vous m'aider à comprendre la réalisation de cet exercice. C'est la question 1 qui me pose problème :

Pièce jointe 240929

1) Si j'en crois mon cours, les sorties des portes NON-ET doivent être à 0 pour bloquer les transistors (sortie à collecteur ouvert) et ainsi mettre X au niveau haut (X=1). Autrement dit toutes les entrées des portes NON-ET doivent être à 1.
Il suffit qu'au moins une seule sortie des portes NON-ET soit à 1 pour qu'un des transistors soit passant et donc que X soit au niveau bas (X=0).
Alors moi je suis tenté de dire que X=A/.B/.C
En effet X=1 que lorsque les sorties sont à 0 donc A=0, B=0 et C=1 (C étant situé avant la porte NON-ET).

Qu'en pensez-vous ?

Merci.

Bonjour,
X=A.B.C/
mais exprime X en fonction de A,B et C, a mon avis est un peu ridicule puisque A=B donc on peut également dire X=A.C/ ou bien X=B.C/

E2=C donc S=E2+(E1/.E2/)

[invite5637435c]

Oui, sauf qu'une équation logique se doit d'être logique et complète, donc on doit y voir tous les éléments d'entrées ayant une influence sur l'équation complète de sortie.

[DAT44]

Bonjour,
oui c'est pas faux, car si on pousse le raisonnement, on obtient A=B=X=C/,
donc il vaut mieux considérer les variables indépendantes les une des autres, en faisait un ET avec les colleteurs ouverts, on retombe sur X=A.B.C/

[invite5637435c]

E2=C donc S=E2+(E1/.E2/)

Moi je trouve S=E1+E2/ tout simplement.
A vérifier.

[DAT44]

Moi je trouve S=E1+E2/ tout simplement.
A vérifier.

Bonjour,
non
si E1=0 et E2=0; S=1
si E1=1 et E2=0; S=0
si E1=0 et E2=1; S=1
si E1=1 et E2=1; S=1
donc S=E2+(E1/.E2/) ou bien S=E1/+E2 ou bien S=(E1.E2/)/ mais pas S=E1+E2/

[invite5637435c]

Oui erreur de barre, bien vu, je voulais dire S=E1/+E2.
Je voyais que dans ton résultat il y avait un E2 en trop et qu'on pouvait encore simplifier.
@+