Porte logique NON avec transistors MOSFET

[invite780dc5ce]

Bonjour à tous


Tout d'abord, je souhaiterai savoir si les transistors présent dans nos ordinateurs personnels aujourd'hui sont bien généralement de type MOSFET ?

Ensuite, j'ai cru voir que certains appelaient ça des transistors CMOS, qui sont les transistors produits avec la technologie CMOS.
Est-ce que les transistors MOSFET sont toujours de type CMOS ?

Maintenant le coeur du problème.
Je suis développeur en informatique et cherche à comprendre (depuis aujourd'hui) comment une porte logique NON est faite avec des transistors MOSFET.

Ce que je sais sur les transistors MOSFET :
Il y a 3 broches qui sont des fils conducteurs.
La source, le drain et la grille. Le transistor fonctionne comme une vanne commandée électriquement.
Plus on met une tension sur la grille plus le courant passe entre la source et le drain (jusqu'à un certain seuil bien sur).

Il y a deux catégories de transistors, enrichissement et appauvrissement et deux types de transistors P et N.
Enrichissement : Bloquant si aucune tension sur la grille, le courant ne passe pas. Si type N, besoin d'une tension positive. Si type P, besoin d'un tension négative.
Appauvrissement : Non bloquant si aucune tension sur la grille, le courant passe. Il faut appliqué une tension pour que le courant ne passe plus. Si type N, besoin d'une tension négative pour fermer le courant. Si type P, besoin d'une tension positive.

Ce que je sais sur la porte NON avec les transistors MOSFET :
Il faut deux transistors pour faire une porte NON, un de type P et un de type N. C'est celui de type P qui est relié à l'alimentation et celui de type N qui est relié à la masse.

Et voila, c'est la que ça bloque.
Je n'arrive pas à voir si il s'agit de transistors d'enrichissement ou d'appauvrissement qu'il y a dans nos ordinateurs pour faire une porte NON.
J'imagine qu'il s'agit d'un transistor d'appauvrissement de type P et un transistor d'enrichissement de type N mais je ne suis pas sur du tout et je n'arrive pas à avoir l'info.

Je souhaiterais donc avoir plus d'explication sur la porte NON avec les transistors PMOS et NMOS si possible ou m'expliquer si je suis dans le faux.



Merci d'avance.

Cordialement,
Jacka.
-----

[invite4b75075e]

Bsr,
Dans les circuits logiques Cmos des vieux ordinateurs, c'était des MoS à enrichissement. Aujourd'hui, ça n'est plus comme ça et c'est des microcontrôleurs de solutions logique agençables qui sont les solutions intégrées.
Télécharge une doc sur les FPGA et tu vas faire un bon dans le futur ... en 2015

[invite2c278084]

hello,

effectivement la notion d'enrichissement/déplétion se confond asez facilement avec la polarité de la commande de grille

mais, comme tu l'as dit le transistor à appauvrissement est "non bloquant si aucune tension sur la grille", il y a donc un courant pour Vgs=0. C'est peu pratique pour un usage de commutation comme la logique où on utilise exclusivement des transistors à enrichissement. En fait les courbes I=f(Vgs) sont identiques, juste décalées
le transistor à appauvrissement n'existe pratiquement qu'en canal N et le type enrichissement/appauvrissement n'est même plus mentionné dans les datasheets

En logique, tu ne rencontres que des transistors à enrichissement de canal P ou N

la porte NON utilise un pont push-pull à transistors complémentaires
le transistor du bas est un canal N (N MOS) qui conduit lorsque sa grille est au potentiel de son drain (le +5V ou +3.3V selon la génération) et est bloqué lorsque sa grille est à la masse
le transistor du haut est un canal P (P MOS) qui conduit lorsque sa grille est au potentiel de son drain (la masse) et est bloqué lorsque sa grille est au 5

pour aider la confusion, on appelle Vss la pin qui rassemble les sources et Vdd la pin qui rassemble les drains, SAUF qu'il ne s'agit historiquement que des électrodes du transistor du bas (de l'époque des charges constituées de résistances reliant les drains au 5V). Les transistors du haut sont des PMOS dont les drains sont reliés au Vss

Comme les PMOS ne sont pas nés égaux aux NMOS, à cause des porteurs de charge qui sont les électrons (NMOS) ou les trous (PMOS) et qui se déplacent à des vitesses différentes, l'inverseur de base (le circuit NON) place transitoirement les deux transistors en conduction simultanée (pics de commutation)

Pour obscurcir le tout, les fabricants ne sont pas clairs
IR par exemple ne dit pas si ses transistors sont à enrichissement/déplétion ni même si ce sont des NMOS ou des PMOS, voir extraits joints
Sur la première page, seul le dessin du transistor montre la flèche dans un sens différent, ainsi que le petit signe "moins" sur les axes des courbes (qui sont dessinées dans le même sens !
dans quel but ?



saluts

[invite4b75075e]

Bjr zibuth,
il est fréquent de rencontrer dans les datasheet les schémas équivalents des structures intégrées, mais que très rarement la structure réelle qui se trouve sous le capot.
Si je trace un parallèle avec mon milieu professionnel, ça nous permet d'afficher notre modèle pour la compréhension de la solution que nous avons choisie, et ça nous laisse le champ libre pour modifier tout au long de la vie du modèle, la structure réelle que nous allons utiliser, sans être obligé à chaque modifications de publier un avis de modification qui coûte cher à chaque fois car considéré comme un avenant au brevet.
En ce qui concerne les compte rendus de performance, il en va de même. On ne met pas en avant des éléments d'information qui pourraient dévoiler les techniques utilisées.
on a beau déposer des brevets, ça copie à outrance quand même.
Donc la meilleure façon de se protéger, reste encore de ne donner que les informations dont l'utilisateur a besoins, sans dévoiler nos solutions.
Par extension, je suppose donc que dans le monde des grands constructeurs il en va de même. ils cherchent eux aussi, protection à l'économie.
à leur échelle, l'espionnage doit être féroce.
Je n'ose même pas imaginer, j'en ferai des cauchemars .

[A voir en vidéo sur Futura]

[invite780dc5ce]

Merci pour vos réponses.

Comme je disais, je suis développeur. Je ne connais vraiment pas grand chose en électronique.
Vos explications sont déjà complexes

@Boonjour13
Tu veux dire que dans nos ordinateurs actuels il n'y a plus de transistors MOSFET ?
On utilise des circuits logiques programmables, tel que les FPGA ?
Si oui, ces FPGA utilisent quel type de transistor, comment ça marche ?

@zibuth27
Une porte logique NON en technologie CMOS fonctionne avec 2 transistors.
Il s'agit de deux transistors à enrichissement de type P (PMOS) en haut et de type N (NMOS) en bas.
Lorsque l'on envoie une tension sur l'entrée de la porte NON (5V ou 3.3V), le transistor NMOS est en état passant et le transistor PMOS en état bloquant.
Lorsque l'on envoie aucune tension sur l'entrée de la porte NON (0V), le transistor NMOS est en état bloquant et le transistor PMOS en état passant.
Ai-je bien compris ?

Si oui, je ne comprend pas quelque chose.
Sur cette page : http://www.polytech-lille.fr/cours-a...ip/unip811.htm
J'ai vu qu'il fallait une tension négative par rapport au substrat pour le transistor MOSFET à enrichissement de type P.
Mais pourtant il laisse passé le courant à 0V comme comme tu l'as dit "(qui conduit lorsque sa grille est au potentiel de son drain (la masse))", non ? Qui n'est pas une tension négative.
Après je ne sais pas ce qu'est ce fameux substrat, peut être que ça vient de la mon incompréhension
Si le substrat est chargé positivement, alors le 0 serait en dessous et donc serait une valeur négative... ?

[invitee05a3fcc]

Schéma interne d'un inverseur CMOS http://pdf.datasheetcatalog.com/data.../108582_DS.pdf

[invite4b75075e]

Tu veux dire que dans nos ordinateurs actuels il n'y a plus de transistors MOSFET ?
On utilise des circuits logiques programmables, tel que les FPGA ?
Si oui, ces FPGA utilisent quel type de transistor, comment ça marche ?

Voici un lien avec un peu de lecture. ça va déjà bien te dégrossir la bestiole.
https://fr.wikipedia.org/wiki/Circui...e_programmable

[Antoane]

Bonjour,

A quelques rares exceptions prêt (et encore...), tous les circuits logiques actuels sont en technologie CMOS.

"FET" (field effect transistor) désigne le principe physique utilisé pour faire fonctionner le transistor.
"MOSFET" (metal oxide semi-conductor) désigne la manière dont est fabriqué le transistor, c'est à dire comment sont agencés les morceaux de métal/semi-conducteur pour faire un transistor.
"C-MOS" (complementary) désigne le fait que dans le composant, on utilise des transistors MOSFET de type N et P.


Le nom de la famille de composant (FPGA, micro-contrôleur, micro-processeur, ASIC...) ne désigne que la manière dont sont associés les blocs fonctionnels au sein du composant et ne renseigne en rien quand au type de transistor employé.

Une porte logique NON en technologie CMOS fonctionne avec 2 transistors.
Il s'agit de deux transistors à enrichissement de type P (PMOS) en haut et de type N (NMOS) en bas.
Lorsque l'on envoie une tension sur l'entrée de la porte NON (5V ou 3.3V), le transistor NMOS est en état passant et le transistor PMOS en état bloquant.
Lorsque l'on envoie aucune tension sur l'entrée de la porte NON (0V), le transistor NMOS est en état bloquant et le transistor PMOS en état passant.
Ai-je bien compris ?

Oui, à un détail près : "on envoie aucune tension" est à remplacer par "on envoie une tension nulle".

J'ai vu qu'il fallait une tension négative par rapport au substrat pour le transistor MOSFET à enrichissement de type P.
Mais pourtant il laisse passé le courant à 0V

Son substrat est au "plus" de l'alimentation (par exemple au +5V). Donc lorsque la grille est au 0V, Vgs=-5V<0.

[invite2c278084]

hello,


@jacka
la porte logique à deux transistors dont je parle est la porte logique élémentaire (et qui est inverseuse) bien sûr c'est une porte didactique et elle n'est pas utilisée en pratique on essaye de créer une zone d'incertitude, entre les seuils bas et hauts, faible et contrôlée

le transistor du haut conduit lorsqu'on envoie du zéro volt (il est interdit de ne pas fixer les tensions ("on envoie aucune tension")

le substrat du transistor du haut est relié à l'alimentation +, tout comme son drain, c'est pourquoi j'ai fait allusion au fait de l'appellation hiostorique du Vss qui devrait aujourd'hui et en toute rigueur s'appeler Vdd (des PMPS), mais ne compliquons pas les choses et restons à l'historique et habituel (mais faux) Vss
la mise d'une grille au potentiel de son substrat bloque le transistor, qu'il soit se sexe N ou P
pour le MOS du haut, la grille au + ( à son subsrtat bloque le transistor
pour le MOS du haut, la grille à la masse (tendant vers son drain) rend le transistor passant

le schéma fourni par Daudet est bien une fonction NON, et le PMOS du haut, du fait de ses moindres performances en sortance est bufferisé (amplifié par un NMOS, le N de sortie n'en a pas besoin)
le schéma détaillé est ici donné pour connaître la tenue en radiations ionisantes (tables 7 & 8) et est certainement exact, en tout cas plus que le modèle didactique
c'est un circuit particulier, destiné à l'adaptation TTL/CMOS: il possède d'ailleurs deux alimentations Vcc et Vdd

@Antoanne
(pour Pixel ou autre contrepéteur : ne montrez pas votre tare en douane !)
MOSFET
le terme Métal est, une fois encore historique, les conducteurs de grilles sont le plus souvent en polysilicium et pas en métal, et leur résistivité est forte, de quelques ordres de grandeurs, et variant selon le dopage. Il est vrai qu'on commence à introduire des conducteurs métalliques malgré leur CTE fort différent, mais il me semble que c'est plutôt en couche externe (AC). La grille polysilicium est un problème pour les transistors de puissance (MOS ou IGBT qui ont une entrée MOS) avec des fronts raides

je plussoye c'est bien le substrat du transistor P qui est relié, comme son drain à l'alimentation + appelée "somme des drains: Vdd's" Vdd (à l'exception partielle des circuits d'adaptation Vcc-Vss comme le circuit cité par Daudet)



saluts