Rapport cyclique AND8242/D

[invitea880ac13]

Bonsoir,
je travaille sur un projet avec la carte AND8242/D. J'étudie de près le NCP1271 présent dessus. Mon objectif est de comprendre tout ce qu'il se passe sur le NCP1271. J'ai compris le fonctionnement des différents pins du NCP mais je n'arrive pas à comprendre comment le rapport cyclique varie. Dans les datasheets, on voit qu'il peut être au maximum à un certain pourcentage. Mais varie t'il? La documentation n'est pas précise sur ce point. S'il n'est pas variable, comment le fixe t'on ? Et s'il l'est, comment pouvons nous le faire changer ?

Merci beaucoup d'avance,

Joticot.
-----

[invitee05a3fcc]

Bonjour Joticot et bienvenue sur FUTURA

...... mais je n'arrive pas à comprendre comment le rapport cyclique varie. Dans les datasheets, on voit qu'il peut être au maximum à un certain pourcentage. Mais varie t'il? La documentation n'est pas précise sur ce point. S'il n'est pas variable, comment le fixe t'on ? Et s'il l'est, comment pouvons nous le faire changer ?

Avec un lien WEB sur la Datasheet ..... ce serait plus facile pour répondre !

[invitea880ac13]

Voici les datasheets du NCP et de la carte AND

https://www.onsemi.com/pub/Collateral/AND8242-D.PDF
https://www.onsemi.com/pub/Collateral/NCP1271-D.PDF

[invitee05a3fcc]

Tu as toutes les explications dans la note d'application et dans la datasheet. C'est un circuit très complexe.
Grosso Modo, il fait un PWM à fréquence fixe et à rapport cyclique fixe, mais en rafale (burst), afin de maintenir la tension de sortie DC fixe (mesurée par l'optocoupleur) et en limitant le courant dans le NMOS à une valeur admissible (mesurée par Rsense).

Pourquoi tu t'intéresses à ce circuit ?

[A voir en vidéo sur Futura]

[invitea880ac13]

Ok c'est ce que j'avais compris pour le montage global.

Le rapport cyclique est fixé mais il est spécifique à la carte ou nous avons accès à lui ?

[invitee05a3fcc]

Le rapport cyclique est fixé mais il est spécifique à la carte ou nous avons accès à lui ?

Tu peux répondre ?

Pourquoi tu t'intéresses à ce circuit ?

[invitea880ac13]

Je m'y intéresse pour un projet étudiant où je dois comprendre le fonctionnement de cette carte.

[invitee05a3fcc]

ben tu as toutes les infos dans les deux liens en #3 . Si c'est pour tenir la chandelle du traducteur , ne compte pas sur moi .
La durée du rapport cyclique est fixe, pas la durée du burst.

[Jack]

La durée du rapport cyclique est fixe, pas la durée du burst.

Tu vois ça à quel endroit?

[invitee05a3fcc]

Tu vois ça à quel endroit?

figure 31 de la datasheet, le PWM est légèrement variable (mais pas de 0 à 100%)
Figure 36 , le mode PWM en burst pour réguler la tension de sortie
De plus, la fréquence est cycliquement variable (fig 34) pour élargir le spectre en CEM. Ce qui, pour moi est un truandage digne de Volkswagen ..... que la fréquence soit fixe ou variable apporte la même perturbation à un récepteur radio, mais donne une amplitude moyennée plus basse à l'analyseur de spectre !
C'est une usine à gaz ce circuit !

[Jack]

Il me semble que la figure 31 parle d'une PWM "classique" avec une limite à 80% pour éviter la conduction continue et que la figure 36 ne concerne que le mode stand by.

En tout cas je ne vois pas trop pourquoi le rapport cyclique resterait constant.

[invitee05a3fcc]

En tout cas je ne vois pas trop pourquoi le rapport cyclique resterait constant.

J'ai passé plus d'une heure sur la datasheet ..... si tu as une meilleure explication, je suis preneur .

[Jack]

Si la fréquence est constante, je ne vois pas sur quel autre paramètre on pourrait jouer pour réguler la tension de sortie.

[invitee05a3fcc]

Si la fréquence est constante,

J'ai expliqué ce que j'en pensais ....

je ne vois pas sur quel autre paramètre on pourrait jouer pour réguler la tension de sortie.

Pour moi, su la longueur du burst

[Jack]

sauf que le burst s'applique en mode standby

[invite5a48ffd1]

Bonsoir,

sur le rapport cyclique, il est modulé essentiellement par le courant (une pente en fait avec Rramp et RCS ->limitation de courant).
Selon la tension sur VFB il sera soit en mode skip (si le courant est trop faible) soit en mode normal (tant que le cadre d'un timing est respecté sur ce qu'il se passe sur VFB), soit en protection (0%) si on dépasse un niveau de tension au delà de 130ms (court-circuit => opto off et tirage interne de VFB au delà de 8V).

[Montd'est]

Grosso Modo, il fait un PWM à fréquence fixe et à rapport cyclique fixe, mais en rafale (burst), afin de maintenir la tension de sortie DC fixe (mesurée par l'optocoupleur) et en limitant le courant dans le NMOS à une valeur admissible (mesurée par Rsense).

J'ai pas tout lu la doc mais j'ai l'habitude de ce genre de truc:

En effet je pense qu'on a plutôt à faire à un PWM à fréquence fixe à la base et à rapport variable : en charge normal ou disons suffisante;

Après il peut y avoir des baisse de "fréquence équivalente", du busrt mode , ou pulse skipping mode , qui se met en place sous un certain pourcentage de charge en sortie;
L'intérêt est de faire baisser le nombre de commutations par unité de temps, ce qui fait baisser: les pertes fer fans la bobine couplée, et les pertes de commutation dans tous les semi-conducteurs et améliore un peu le rendement en charge faible;

[invitee05a3fcc]

Je rejoins ton analyse