capacités des boards FPGAs

[invite715b0c13]

Bonjour a tous!
Je suis nouveau dans le domaine des FPGA et j'aurai bien besoin de quelques éclaircissements...

>Par quoi est-on limité lors de l'utilisation d'une board?? est-ce la RAM de la puce ou le nombre de portes dispo?
>Quelle est la difference entre Logic Cells et Logic Gates?
>Qu'est-ce que les flip-flop? les latches?
>J'utise "project manager" de xilinx, lors de l'implementation d'un prog j'utilise 44% de slices, mais what is it?

Enfin, dans mon device utilization summary, le logiciel prend en compte le nombre d'IOBs, le nombre de SLICEs et le nombre de GCLKs. Mais pas signe de vie du nombre total de gates utilisés... pk?

merci pour toute aide!
-----

[invited351e269]

Salut,

Si tu ouvres la datasheet de ton FPGA que tu peux trouver chez xilinx, tu peux trouver réponse à la plupart de tes questions.

Pour un FPGA, plusieurs choses peuvent te limiter:
- Le nombre d'entrées/sorties,
- Le nombre de "portes logiques",
- La quantité de mémoire on chip,
- Sa fréquence d'utilisation maximum,
- Les fonctionnalités DSP on chip comme des multiplieurs, des PLL, des contrôleurs de mémoires, des transceivers, etc...

Les FPGA ont beaucoup évolué depuis quelques années...
Les ancetres des FPGA qui étaient les PAL et GAL étaient des réseaux de porte logiques. C'est à dire une matrice de porte OU, voire de porte ET...
Puis ils se sont complexifié...

Les FPGA actuelle sont composé de bloc programmable appelé chez Xilinx Configurable Logic Block (CLB), ils sont composé de 4 slices (pour le spartan 3 en tous cas), et chaque slices est composée de 2 LUT (look up Table) suivi d'un peu de logique (porte NOR, multiplexeur, etc...) et enfin d'une bascule qui peut être utilisé en latch ou en flip flop.

Une LUT est en fait une table de vérité.

Une flip flop est synchrone alors qu'une latch est asynchrone.

Une logic gate est par définition une porte logique (or, and, etc....) alors qu'une logic cell est une cellule logique, c'est un groupe de porte logique qui est répété.

Lorsque tu obtiens le résumé de ta synthèse, tu as le nombre de slice utilisé, tu dois pouvoir trouver dans la datasheet le nombre de logic cell équivalent, pour pouvoir comparer avec des FPGA plus vieux qui eux utilisaient des logic cell.

Les IOBs sont les blocs d'entrées sorties, ils peuvent incorporé des résistances de pull up et/ou pull down, des portes tri-state, des diodes de clamp, etc...

Les GCLK, sont des Global Clock, ce sont des signaux qui desservent tous le composant...

Toutes ces indications se trouvent dans la datasheet et sont très bien expliqué...

Petite précision, tu parles de RAM, mais un FPGA peut très bien fonctionner sans RAM interne...
Ce n'est pas comme un µC qui a besoin de mémoire pour sauvegarder le programme...

0.livier