Comprendre ces circuits électriques (MOSFET)

[Fazyrpa]

Bonjour à tous,

Étant amené à étudier des capteurs d'images CMOS, j'ai dû revoir la théorie des transistors MOSFETs. Je connais les équations de base, par contre je progresse très lentement en ce qui concerne la compréhension des circuits et des quelques calculs sur les diapos que je joins.

Beaucoup de notations que je ne comprends pas : que sont IR, IDS (I drain ?), RS, RST ? Pour moi VSS est la masse, VDD est l'alimentation (mais si vous pouviez préciser).
Qu'est-ce que le reset au juste ?
J'ai vraiment du mal à voir comment va fonctionner le circuit de la page de gauche, pourquoi 3 transistors, ce qu'il se passe, si quelqu'un avait un peu de temps pour me dérouler le "film" des phénomènes physiques qui ont lieu ?

- Je peux vous assurer que j'ai très peu de doc pour me permettre de comprendre.


-----

[albanxiii]

Bonjour,

Ce message sera mieux en électronique, où je le déplace à l'instant.

[Fazyrpa]

Svp quelqu'un ? Des éléments de réponse m'aideraient déjà

[Antoane]

Bonjour,

Circuit de lecture du pixel :
RST est le signal de ReSeT : le mettre à VDD rend passant le MOSFET associé, ce qui charge la jonction PN+ à une tension proche de VDD-Vt.
Si je ne m'abuse : RS est le signal de commande (Read Select). Le mettre à VDD rend passant le mosfet associé et la tension sur le "collumn bus" devient alors égale à celle aux bornes de la jonction PN+ (réduite du seuil Vt) grâce au 3e MOSFET (celui dont la grille est reliée à la zone N+ de la jonction PN+) qui travaille en suiveur.
Si je ne m'abuse : Lors de la phase de reset, les photodiodes sont chargées à une tension Vdd-Vt. Les photons incidents vont ensuite modifier la tension aux bornes de chaque photo-diode. Pendant la phase de lecture, les transistors de commandes seront commandés l'un après l'autre (signal RS) pour envoyer sur la sortie ("column bus") la tension aux bornes de la photo-diode -- après amplification par le suiveur.

Suiveur :
IDS est le courant de drain du MOSFET. Nota : on devrait parler de ID (courant de drain) ou de IS (courant de source), mais ces courant sont (en statique) identiques dans un mosfet idéal.
IR est le courant dans la résistance de charge.
VDD et Vss sont les bornes d'alimentation.
VB est la tension du substrat, égale à VSS dans un composant intégré mais égale à Vsource dans un composant discret.

[A voir en vidéo sur Futura]

[Fazyrpa]

Bonjour, je vous remercie. Si je pouvais encore avoir quelques renseignements en plus ?

Vous parlez bien des photodiodes, non-représentées, qui vont convertir la lumière entrant dans le capteur en électrons (lesquels parcourront ledit circuit de lecture) ?
Pourquoi les tensions sont-elles réduites de Vt ?

- Par ailleurs, il y a des choses très basiques que je pense avoir loupées. Dans le MOSFETs, le courant va du drain à la source, les électrons dans le sens contraire, alors si le courant va dans le "column bus", les électrons vont dans le sens contraire ? Où est l'erreur ?
Enfin, pourquoi faire tout ça (Si on veut juste stocker l'info sur la lumière entrant dans le capteur ) ?

[Antoane]

Les photot-diodes sont plus ou moins représentées par le rectangle bicolore orangeâtre : la partie jaune représente la zone dopée P (l'anode de la diode), la partie orange représente la zone dopée N+ (la cathode de la diode).

L'existence du seuil Vt est détaillée dans la partie droite de la PJ.
Le détail de la démonstration demande d'étudier le diagramme en bandes du MOSFET et de passer par la physique quantique. N'hésite pas à ouvrir un nouveau fil en physique si tu veux des détails supplémentaires.

Lorsqu'on étudie un circuit électr(on)ique, il est généralement préférable d'oublier les électrons et de ne parler que de courant pour ne pas générer de confusion.

Les deux transistor de droite (celui de commande, avec RS en tension de controle et celui servant de suiveur) permettent de n'utiliser qu'un unique bus pour lire plusieurs pixel l'un après l'autre. Chacun des pixels d'une colonne donnée est doté de ce circuit et les drains des transistors commandés par RS sont reliés ensemble pour créer le "collumn bus". Chaque transistor d'une ligne est commandé par un signal RS différent.
En commandant les signaux RS l'un après l'autre, on envoie sur le bus les tensions de chaque ligne l'une après l'autre. Cela permet de lire séquentiellement toute l'image.
Cette méthode de matriçage permet de llimiter le nombre de fils de donnés entre le capteur et le circuit de traitement (ADC, etc.) : au lieu d'avoir besoin d'un fil par pixel, il suffir d'un fil par collumn.
Exemple pour 4 pixels, lorsque RS1 est à 1 et qu'on lit l'état de la ligne de pixels "du bas" :
fs160.PNG
lorsque qu'on lit l'état de la ligne de pixels "du haut" :
fs161.PNG
Et pendant la phase de reset :
fs170.PNG

[Fazyrpa]

Bonsoir, mes excuses pour la réponse tardive.
Pour reprendre le début de votre première explication, j'en déduis qu'on a
RST à Vdd => MOSFET associé passant => U(jonction PN+)=Vdd - VT
et RS à Vdd => U(Column Bus) = U(jonction PN+) - VT
- c'est-à-dire que c'est la même tension U(jonction PN+) dans les deux éqs ?

On ne parle pas des électrons ?? Mais vous comprendrez que j'aie envie de vous demander quand même leur sens de circulation dans ce circuit?

Pour ce qui est du diagramme de bandes du MOSFET et de la mécaQ j'ai vu pas mal de choses déjà. Mais je ne vois pas à quoi vous faites référence.

Par ailleurs en vous lisant j'ai un doute, on est d'accord que sur le schéma les drains de chaque MOS en haut (sur le schéma) de ceux-ci (çàd que source et drain sont positionnés exactement comme sur ce schéma : https://www.google.fr/search?q=mosfe...BwUTzl9Lk3DZ8M )?

Enfin, étant encore néophyte j'ai du mal avec les termes "fil" et "ligne" que vous employez. J'ai compris l'idée globale de ce circuit mais comme vous êtes clair si vous pouviez m'aider là-dessus ?

[Fazyrpa]

PS : si vous avez une définition du sense node (noeud de lecture ? Ce qui veut dire ? Je ne trouve absolument rien là-dessus) je serais aussi très preneur.
Bien cdlt.

[Antoane]

Bonjour,

Pour reprendre le début de votre première explication, j'en déduis qu'on a
RST à Vdd => MOSFET associé passant => U(jonction PN+)=Vdd - VT
et RS à Vdd => U(Column Bus) = U(jonction PN+) - VT
- c'est-à-dire que c'est la même tension U(jonction PN+) dans les deux éqs ?

Je suis pas sûr de comprendre la question.
La jonction PN est un condensateur dont la charge stockée va évoluer en fonction de la quantité de lumière reçue.
RST et RS ne sont pas mis à 1 en même temps. Le protocole de mesure est le suivant :

1. On met RST à VDD pour fixer U(jonction PN+)=Vdd - VT. La capacité parallèle C_p de la PD (photo-diode) est donc chargée sous cette tension, avec une certaine charge Q=(Vdd-Vt)*C_p
2. On bloque RS et RST, laissant la PD et sa capacité parasite isolée (électriquement) du reste du circuit. L'isolation n'est pas parfaite à cause de la grille du MOSFET fonctionnant en suiveur, mais le courant de fuite de grille est négligeable.
3. On expose la PD à la lumière. Chaque photon incident (au rendement quantique k de la PD près) va créer une paire e- / trou dans la zone de déplétion de la diode. Ce couple de charges créées engendre la circulation d'un électron dans la PD (électron venant de la capa parasite de la PD). C_p va ainsi perdre une charge e (~1.6e-19 C). Cette décharge se traduit par une diminution de la tension à ses bornes. A la fin de cette étape d'exposition, la tension U(jonction PN+) a évolué et vaut U(jonction PN+)=Vdd - VT - dV, où dV = k*n*e/C_p, où n est le nombre de photon aillant frappé la PD.
4. On met RS à 1, de telle sorte que U(Column Bus) = U(jonction PN+) - VT = Vdd - 2*VT - dV

Si RST et RS étaient mis à 1 en même temps, la tension U(Column Bus) vaudrait Vdd - VT, ce qui n'a pas d'intérêt a priori. (*)

On ne parle pas des électrons ?? Mais vous comprendrez que j'aie envie de vous demander quand même leur sens de circulation dans ce circuit?

A un électr(on)icien on conseille toujours d'éviter de les représenter car cela n'apporte que confusion.
C'est pourtant facile : tant que les électrons sont les seuls porteurs de charge, ils se déplacent dans le sens opposé au courant. Lorsqu'il faut faire intervenir un semi-conducteur, c'est moins évident puisqu'il faut prendre en compte les trous (voire les paires de Cooper dans le supra, mais je m'avancerai pas à en parler).

Pourquoi les tensions sont-elles réduites de Vt ?

En gros, il faut appliquer un champ suffisant entre source et grille pour courber suffisamment les bandes pour faire passer la bande de conduction sous le niveau de Fermi et permettre la création du canal. Ce champ ne peut exister qu'en présence d'une tension entre grille et source, nommée "tension de seuil".
Pour plus d'info, il faudrait faire de la biblio.

Par ailleurs en vous lisant j'ai un doute, on est d'accord que sur le schéma les drains de chaque MOS en haut (sur le schéma) de ceux-ci (çàd que source et drain sont positionnés exactement comme sur ce schéma

Oui.
Ceci dit, un MOSFET de signal intégré est symétrique, et la différence entre drain et source n'est qu'une question d'appellation et de polarisation.

Enfin, étant encore néophyte j'ai du mal avec les termes "fil" et "ligne" que vous employez. J'ai compris l'idée globale de ce circuit mais comme vous êtes clair si vous pouviez m'aider là-dessus ?

Fil = trait sur le schéma = morceau de conducteur électrique dont le potentiel est supposé homogène.
Chaque pixel est référencé par ses coordonnés en x et en y. Un capteur de 1024 x 768 pixels aura ainsi 768 lignes de pixels (0 < x < 769) et 1024 colonnes de pixels (0 < y < 1025).
"Ligne" désigne l'ensemble des pixels aillant la même valeur de y. Sur le schéma, les pixels construits autour de D1 et D3 ont la même ligne.
J'imagine que "Sense node" serait le nœud de mesure, là où est branché l'ADC (ou le sample and hold). Il y aurait ainsi un sense node par colonne.


(*) : Ceci dit, pendant la phase de reset, il n'y a aucune information à récupérer, donc l'état de RS n'importe pas.
(*) : en pratique, il existe peut-être, voire même surement, des effets secondaires faisant qu'il est nécessaire, ou au contraire préjudiciable, de mettre RS à 1 pendant la phase de reset. Je n'en sais pas plus.

[Antoane]

Schéma simplifié d'un pixel :
S1 est commandé par RST (S1 est fermé lorsque RST=1)
S2 est commandé par RS (S2 est fermé lorsque RS=1)
Cp est la capacité parallèle de la photodiode
Le photo-courant est modélisé par la source Iph.
Buffer est le buffer à haute impédance d'entrée créé par le mosfet dont la grille est reliée au pixel.
Le fil de droite est la colonne de données.

[Qristoff]

Salut,
As tu déjà bien assimilé comment fonctionne une matrice ? que ce soit CCD ou CMos. Il faut comprendre dans un premier temps le mécanisme ou cycle de charge (puisque ici on parle plus de charge photovoltaïque que de courant), de décharge et enfin de reset (nettoyage de la matrice avant une nouvelle exposition).
Relis cet article de wiki qui est somme toute bien fait en pensant aux cycles de charge/décharge/reset. https://fr.wikipedia.org/wiki/Capteur_photographique

[Fazyrpa]

Bonsoir,

J'ai pris le temps de lire plusieurs fois vos réponses et aussi la page Wikipédia. Si ça vous intéresse j'ai découvert ce cours-là, que j'ai trouvé franchement bien fait : http://www.claudegabriel.be/B2%20ima...apitre%206.pdf

A un électr(on)icien on conseille toujours d'éviter de les représenter car cela n'apporte que confusion.
C'est pourtant facile : tant que les électrons sont les seuls porteurs de charge, ils se déplacent dans le sens opposé au courant. Lorsqu'il faut faire intervenir un semi-conducteur, c'est moins évident puisqu'il faut prendre en compte les trous (voire les paires de Cooper dans le supra, mais je m'avancerai pas à en parler).

Bien sûr, pas de problème là-dessus quand c'est dans un circuit "de base" type RC par ex. Mais je dois avouer que pour la jonction PN je n'avais pas compris ça, vous pouvez préciser pour les semi-cons (ou donner un lien, sachant que j'ai bossé des cours dessus déjà) ?

Je n'ai pas trop compris votre explication du sense node (je ne suis pas sûr non plus de savoir ce qu'est le "sample and hold" par ailleurs), vous êtes sûr de ce que vous avancez ? Sur le schéma que je joins (sense node = "SN", sur le circuit), j'ai l'impression que ça ne correspond pas.

[Antoane]

Bonjour,

Bien sûr, pas de problème là-dessus quand c'est dans un circuit "de base" type RC par ex. Mais je dois avouer que pour la jonction PN je n'avais pas compris ça, vous pouvez préciser pour les semi-cons (ou donner un lien, sachant que j'ai bossé des cours dessus déjà) ?

Je n'ai pas de bonne référence sous la main.
En gros : pendant la phase de reset, des charges négatives sont stockées dans la zone P et des charges positives sont stockées dans la zone N+. Lorsqu'un photon incident sera capturé par un atome de silicium dans la zone de déplétion, il donnera son énergie à un e- de la bande de valence, le faisant monter dans la bande de conduction - créant ainsi une paire électron trou. du fait du champ électrique présent dans la zone de déplétion, le e- va être attiré du côté de la zone dopée N et le trou va être attiré du côté de la zone dopée P. Une fois arrivés dans ces zones, les charges nouvellement créées vont se recombiner avec les charges accumulées localement (le e- va se recombiner avec une charge positive - i.e. un trou - dans la zone N et vice-versa) et ainsi diminuer la charge globale stockée, diminuant d'autant le champ électrique, et donc la tension sur l'entrée du buffer.

Je n'ai pas trop compris votre explication du sense node vous êtes sûr de ce que vous avancez ? Sur le schéma que je joins (sense node = "SN", sur le circuit), j'ai l'impression que ça ne correspond pas.

Comme indiqué dans mon précédent message, je ne suis pas sûr du terme. Il ne s'agit néanmoins que d'un nom, et non du fonctionnement physique du composant.

(je ne suis pas sûr non plus de savoir ce qu'est le "sample and hold" par ailleurs),

Voir par exemple : https://www.analog.com/media/en/trai...als/MT-090.pdf
Ou n'importe quel lien renvoyé par google.

[Qristoff]

Pour rebondir sur les explications d'Antoane, je te propose une illustration du mécanisme mais c'est en anglais https://global.canon/en/technology/s...ht/003/05.html
Une fois la compréhension du mécanisme acquis, on pourra parler transistors !

[Fazyrpa]

J'ai parcouru la page de Canon, si tu souhaites ajouter tes explications, répondre à mes interrogations c'est bienvenu.

[Qristoff]

En deuxième étape, il faut bien comprendre le principe du "sample and hold": prenons une analogie (j’adore les analogies !).
La température dans la journée fluctue (tu en conviens !) et tu veux mesurer pour les jours, l'écart entre 7h du matin et 16h de l'après midi.
Tu vas donc faire une mesure de température à 7h (sample) et tu vas garder cette valeur en mémoire (dans ta tête, dans une mémoire numérique, ou simplement dans une petite capa ici puisque que l'échelle de temps n'a rien à voir avec une journée !). Ensuite, tu mesures la température à 16h et tu utilises en ampli différentiel pour faire la soustraction. Tu as bien la différence !
Pour un pixel, on fait pareil. Mesure pixel vidé, mesure pixel chargé et on fait la différence. On a la mesure de la charge de chaque pixel en séquencant ainsi la matrice