Bonjour
https://www.analog.com/en/products/l...oduct-overview
On peut se référer au synoptique page 8.
Ma question concerne le paragraphe "input FET" page 10.
Voilà le texte dont je ne saisis pas le sens :Celà vous semble-t-il sensé ?If the input voltage is less than V CLP , it must go at least
170mV higher than V CLN to activate the charger.
L'électronique c'est comme le violon. Soit on joue juste, soit on joue tzigane . . .
Bonjour,
Le fet d'entrée est commandé comme une diode idéale, mais avec une marge de sécurité : il faut que la tension délivrée par le chargeur (Vin) dépasse de 170 mV la tension délivrée par la batterie (Vclp) pour que INFET passe à 1.
Une fois que INFET est à 1, il y a de l'hystérésis : il faut que la tension délivrée par le chargeur tombe en deçà de Vbat+25 mV pour que le FET commence à se bloquer.
Deux pattes c'est une diode, trois pattes c'est un transistor, quatre pattes c'est une vache.
Mais !veut bien dire "Si Vin est inférieur à Vclp" ?! , ce qui nous place dans un cas où la batterie débiterait dans la source.If the input voltage is less than V CLP
"il doit être supérieur d'au moins 170 mV à Vlcn pour activer la charge"it must go at least 170mV higher than V CLN to activate the charger
Que l'on se place en situation "Vin charge la batterie" ou dans le cas (hypothétique) "la batterie débite dans Vin"(Vin étant la tension en pin1-DCIN)
la logique du texte de la datasheet est pour moi obscure
- si Vin<Vlcp il ne peut pas être supérieur à Vlcn qui lui-même est inférieur à Vlcp si la batterie est en charge
- si Vin<Vlcp il ne peut pas être supérieur à Vlcn qui lui-même est supérieur à Vlcp si la batterie débite dans Vin
Ceci dit je prend en compte ton explication pour la suite.
Merci !
L'électronique c'est comme le violon. Soit on joue juste, soit on joue tzigane . . .
> If the input voltage is less than V CLP , it must go at least
Si la tension d'entrée (du chargeur) est inférieur à Vclp (celle de la batterie), alors elle (la tension du chargeur) doit dépasser (dans le sens : "lorsque Vin va augmenter")
> 170mV higher than V CLN to activate the charger.
d'au moins 170 mV Vcln pour activer le chargeur.
Sous entendu : lorsque Vin<Vbat alors on ne charge pas et on cherche le seuil à partir duquel on charge.
Dernière modification par Antoane ; 07/07/2021 à 10h16.
Deux pattes c'est une diode, trois pattes c'est un transistor, quatre pattes c'est une vache.
C'est indubitablement plus clair.Envoyé par Antoane
Merci encore !
L'électronique c'est comme le violon. Soit on joue juste, soit on joue tzigane . . .
Bonjour
Encore des questions concernant cette fois le chapitre PCB Layout Considerations page 21,
sur des points qui restent obscurs malgré deepl.com
paragraphe 2A quoi se réfèrent ces "IC supply pins" ?This includes IC supply pins that
connect to the switching FET source pins.
La seule alimentation du CI est fournie depuis la pin1_DCIN non ?
paragraphe 3La liaison entre les drains et L1 doit avoir une largeur de piste minimale (pour des questions d'inductance parasite je suppose ?).Make the trace width the minimum amount
needed to support current—no copper fills or pours.
Je câble en volant avec des conducteurs de section circulaire, puis-je supposer que cela ne m'affecte pas (ou si peu) ?
Merci
L'électronique c'est comme le violon. Soit on joue juste, soit on joue tzigane . . .
Bonjour,
Les broches d'alim sont le Vcc (DCIN), qui doit être proche de la source du PMOS, le la masse (PGND), qui doit être proche de la source du NMOS. L'idée est que les boucles des circuits de grilles doivent être aussi faibles que possible (ce qui impose que le condensateur de découplage doit être connecté au plus près des broches d'alim).2. The control IC needs to be close to the switching FET’s gate terminals. Keep the gate drive signals short for a clean FET drive. This includes IC supply pins that connect to the switching FET source pins. The IC can be placed on the opposite side of the PCB relative to above.
Minimiser la largeur de la piste a plutôt tendance à maximiser l'inductance. Ici, comme cette inductance "parasite" est en série avec la résistance du buck, elle ne pose pas problème. C'est plutôt pour miniser la capacité parasite qu'il faut minimiser la largeur de la piste : cette capacité parasite directement connectée au noeud de commutation est soumise à de forts dv/dt, qui se traduisent pas des courants capacitifs pouvant poser des problèmes CEM.3. Place inductor input as close as possible to switching FET’s output connection. Minimize the surface area of this trace. Make the trace width the minimum amount needed to support current—no copper fills or pours. Avoid running the connection using multiple layers in parallel. Minimize capacitance from this node to any other trace or plane.
Il y a peut-être aussi des pb liés aux émissions EM, mais je peux pas en dire plus.
Pour cette connexion spécifique, celà ne devrait pas poser de problème, si les couplages avec les autres fils ne sont pas "trop importants".Je câble en volant avec des conducteurs de section circulaire, puis-je supposer que cela ne m'affecte pas (ou si peu) ?
En revanche, les connexions un peu plus sensibles (maille de puissance et commande en particulier) pourraient posser plus de pb si tu ne peux pas tirer des fils courts et faiblement inductifs.
Deux pattes c'est une diode, trois pattes c'est un transistor, quatre pattes c'est une vache.
C'est plus clair !
J'essayerrai de faire un routage aux p'tits oignons quand j'aurai reçu tous les composants.
Merci !
L'électronique c'est comme le violon. Soit on joue juste, soit on joue tzigane . . .
Hello, je reviens sur ce (futur) chargeur.
Le lien ici https://www.analog.com/en/products/l...oduct-overview sera plus pratique (schéma page 1 ou synoptique page 8).
Avec une Vin de 19 V , lorsque le PMOS d'entrée est mis ON (INFET = +6 V) , Vgs = -13 V environ.
Lorsqu'il est mis OFF (INFET = 0 V) , Vgs = -19 V environ.
En quoi ça change quelque chose ?
D'autre part, en remplaçant le PMOS d'entrée par une diode (ce n'est pas mon intention), on perdrait uniquement le bénéfice de la "mise en sommeil" du chargeur ?
Merci de votre compréhension
L'électronique c'est comme le violon. Soit on joue juste, soit on joue tzigane . . .
Bonsoir,
Le P-MOS "input fet" est branché "à l'envers" : son drain est relié au Vin tandis que sa source est reliée au CLP. Ainsi, sa diode de body est polarisée dans le sens direct en fonctionnement normal, lorsque Vin > VCLP. Lorsque Vin > VCLP, ce PMOS n'est pas un transistor dont l'état passant / bloqué détermine si le circuit est isolé ou non de Vin, il travaille en diode idéale.
Ainsi :
Non : on augmente ainsi significativement les pertes dans le composant Q3 puisque la tension perdue à ses bornes passe de Ron*I (avec un Ron que l'on choisira de l'ordre d'une poignée de mOhm) à Vf (~ 500 mV).D'autre part, en remplaçant le PMOS d'entrée par une diode (ce n'est pas mon intention), on perdrait uniquement le bénéfice de la "mise en sommeil" du chargeur ?
Pour ce qui est du fonctionnement :
Si on oublie la zener du 5.8 V en haut à gauche du synoptique :
fs17.png
En fonctionnement normal, Vin > VCLP, donc la sortie du comparateur à hystérésis "en haut à gauche" est à 0, donc la sortie du buffer "en haut à gauche" est au niveau bas. Le potentiel sur la grille du PMOS est donc 0, tandis que le potentiel de la source est proche du potentiel du drain (diminué du Vf de la diode de body ou du produit Ron*I). le PMOS a donc environ -Vin de Vgs, donc il est passant.
Lorsque Vin < VCLP, la sortie du comparateur à hystérßesis "en haut à gauche" est à 1, donc la sortie du buffer "en haut à gauche" (celui avec l`étoile au centre) est au niveau haut et le PMOS est bloqué.
Si on ajoute la zener dans l'étude du montage... ca ne va plus. Je pense qu'il y a une erreur dans le synoptique, que la zener n'est pas à la bonne place. Je la verrais plutôt cablée entre la source du PMOS (i.e. la broche CLP) et sa gate, avec la cathode sur la gate. De plus, je pense que le buffer avec l`étoile est référencé sur la broche CLP :
fs19.png
Dans ce cas, la tension sur la grille sera proche :
- de Vin - 5.8 V en fonctionnement normal (alors : Vgs = - 5.8 V)
- de VCLP lorsque Vin < VCLP (alors : Vgs ~ 0)
Cette anayse est conforme aux deux dernières ligne de la table "Input P-Channel FET Driver (INFET) (LTC4008 Only)" en haut de page 4 :
fs18.png
alors que le circuit avec la zener telle que placée sur le synoptique de la datasheet ne me semble pas l'être.
Deux pattes c'est une diode, trois pattes c'est un transistor, quatre pattes c'est une vache.
Je suis rassuré, merci !
L'électronique c'est comme le violon. Soit on joue juste, soit on joue tzigane . . .
